|
钻瓜专利网为您找到相关结果 408个,建议您 升级VIP下载更多相关专利
- [发明专利]音频信号的加速处理方法及装置-CN201510616063.4有效
-
王良全
-
福州瑞芯微电子股份有限公司
-
2015-09-24
-
2018-08-28
-
G06F13/32
- 本发明提供一种音频信号的加速处理方法及装置,所述音频信号的加速处理方法包括:利用DMA接口对外部音频信号数据进行硬件加速读取,输出音频信号加速数据;对所述音频信号加速数据进行先入先出队列缓存;利用第一音频处理模块对缓存的音频信号加速数据进行硬件高频运算处理,输出第一路音频信号处理数据;对所述第一路音频信号处理数据进行先入先出队列缓存;利用所述DMA接口输出缓存的第一路音频信号处理数据。本发明利用硬件电路固有的高频运算特性,将数字信号处理的算法硬件化,通过软硬件协同,实现了算法的最高速实现,可以有效提高音频信号处理的性能。
- 音频信号加速处理方法装置
- [发明专利]局部高效编码行车记录方法及系统-CN201610527356.X有效
-
廖裕民
-
福州瑞芯微电子股份有限公司
-
2016-07-06
-
2018-08-14
-
G07C5/08
- 本发明提供一种局部高效编码行车记录方法,对行车图像进行采集并作为原始图像进行存储;采集驾驶员的刹车信号和油门加速信号;当刹车信号或油门加速信号有效时,由人脸识别单元从原始图像缓存单元读取原始图像,识别出原始图像中的人脸图像,并提取包含人脸图像的图像块的坐标信息;通过坐标信息和图像的正常宏块划分信息,判断哪些宏块中包含人脸信息,并将包含人脸信息的宏块进行重新划分为最小宏块后进行视频编码;当刹车信号和油门加速信号无效时,就直接根据原始图像的宏块划分进行视频编码。本发明在行车出现刹车和油门加速时,进行针对性的信息加强,以提高关键时间段的信息量更详尽,减少不重要行车过程记录的存储空间节省。
- 局部高效编码行车记录方法系统
- [发明专利]I2S外围电路时序的自适应调整方法及装置-CN201610292378.2有效
-
廖裕民
-
福州瑞芯微电子股份有限公司
-
2016-05-05
-
2018-08-07
-
G06F13/372
- 本发明提供一种I2S外围电路时序的自适应调整方法及装置,在首次正常工作模式前对PCB板的自适应训练,首先控制测试模式信号设置为有效;测试激励数据被选通,并按照预先存储的数据序列的传输时钟频率送出,经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚;同时I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚;通过控制所述相位延迟和寄存器延迟,直至找到最佳匹配PCB板级相位延迟的最佳延迟配置供主控芯片在正常工作时使用。可以在默认情况下达到最佳的时钟相位适应性,针对不同的外部电路板进行自适应调整,和不同PCB电气条件达到最佳的匹配效果。
- i2s外围电路时序自适应调整方法装置
- [发明专利]SPI自动调整采样相位的方法及装置-CN201610292396.0有效
-
廖裕民;吴占敏
-
福州瑞芯微电子股份有限公司
-
2016-05-05
-
2018-08-07
-
G06F17/50
- 本发明提供一种SPI自动调整采样相位的方法和装置,在首次正常工作模式前对PCB板的自适应训练,测试时测试激励数据被选通,并按照预先存储的数据序列的传输时钟频率送出,经两级寄存器延迟后送出主控芯片的数据引脚端口,然后经过PCB导线传输至SPI器件的数据pin脚;同时SPI的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至SPI器件的时钟pin脚;通过控制相位延迟和寄存器延迟,直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置供主控芯片在正常工作时使用。本发明可以在默认情况下达到最佳的时钟相位适应性,还可以针对不同的外部电路板进行自适应调整,可以和不同PCB电气条件达到最佳的匹配效果。
- spi自动调整采样相位方法装置
- [发明专利]一种芯片测试时钟电路及其测试方法-CN201610137713.1有效
-
廖裕民;陈继辉
-
福州瑞芯微电子股份有限公司
-
2016-03-11
-
2018-08-07
-
G01R31/28
- 本发明提供一种芯片测试时钟电路及测试方法,包括n个时钟域、一时钟产生单元、n个两级MUX选择器、n个延时产生单元以及n‑1个相位捕捉单元,其中,下一个时钟域的测试时钟路径上,scan时钟经过两级MUX选择器后,达到相位捕捉单元,相位捕捉单元根据上一个延迟产生单元延迟后的时钟和当前时钟域的时钟,将当前时钟域的时钟相位统一到上一个时钟域,然后再经过当前延迟产生单元后送往当前时钟域作为scan shift时钟;如此可使每个时钟域之间产生固定的相位差,使得最终芯片进行scan测试时,每个时钟域的寄存器翻转动作不会集中在同一个时间点,解决了当前技术中由单个shift时钟造成的shift过程中容易出现功耗尖峰而带来的电源电压塌陷和电源线损坏的问题。
- 一种芯片测试时钟电路及其方法
|