“田炳宽”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]存储器封装、半导体器件及存储设备-CN202211546157.5在审
发明人：金东成;曹永慜;尹治元;田炳宽;郑秉勋 -专利权人：三星电子株式会社
申请日： 2022-12-02 - 公布日： 2023-06-06 - 主分类号： G11C7/22 文献下载
摘要：一种存储器封装包括多个存储器芯片以及对控制器和多个存储器芯片之间的通信进行中继并从多个存储器芯片接收多个信号的接口芯片。接口芯片包括基于多个信号输出数据信号和原始时钟信号的接收器、通过将与数据信号的一个单位间隔的1/2相对应的偏移延迟以及附加延迟施加到原始时钟信号来输出延迟时钟信号的延迟电路、以及与时钟信号同步地对数据信号进行采样的采样器。当延迟时钟信号与数据信号具有与数据信号的一个单位间隔相对应的相位差时，延迟电路输出通过从延迟时钟信号中去除偏移延迟而生成的时钟信号。
存储器封装半导体器件存储设备

[发明专利]页缓冲器电路和包括页缓冲器电路的非易失性存储器装置-CN202110684480.8在审
发明人：曺溶成;田炳宽 -专利权人：三星电子株式会社
申请日： 2021-06-21 - 公布日： 2022-02-22 - 主分类号： G11C16/26 文献下载
摘要：提供了页缓冲器电路和包括页缓冲器电路的非易失性存储器装置。非易失性存储器装置包括包含存储器单元的存储器单元阵列和页缓冲器电路。页缓冲器电路包括多个页缓冲器单元和多个高速缓存锁存器。多个高速缓存锁存器沿第一水平方向与多个页缓冲器单元间隔开，并对应于多个页缓冲器单元中的相应页缓冲器单元。每个页缓冲器单元包括连接到每个感测节点并响应于传输控制信号而被驱动的传输晶体管。页缓冲器电路被配置为基于执行用于将从第一部分页缓冲器单元提供的数据从第一部分高速缓存锁存器输出到数据输入/输出(I/O)线的第一数据输出操作，执行被配置为将来自第二部分页缓冲器单元的感测数据转储到第二部分高速缓存锁存器的数据传送操作。
缓冲器电路包括非易失性存储器装置

[发明专利]非易失性存储器件-CN202010082594.0在审
发明人：柳承佑;金相录;田炳宽;郑秉勋;任政燉;崔荣暾 -专利权人：三星电子株式会社
申请日： 2020-02-07 - 公布日： 2020-08-18 - 主分类号： G11C7/10 文献下载
摘要：一种非易失性存储器器件包括第一存储器单元阵列、第一双向复用器、第一寄存器、第二寄存器、第一I/O焊盘和第二个I/O焊盘。第一存储器单元阵列存储第一数据。第一双向复用器接收第一数据并将第一数据分发为第一子数据和第二子数据。第一寄存器存储来自第一双向复用器的第一子数据。第二寄存器存储来自第二双向复用器的第二子数据。第一I/O焊盘将来自第一寄存器的第一子数据输出到外部。第二I/O焊盘将来自第二寄存器的第二子数据输出到外部。
非易失性存储器

[发明专利]用于半导体器件的占空比校正电路-CN200510079546.1无效
发明人： 田炳宽;权寄元 -专利权人：三星电子株式会社
申请日： 2005-06-23 - 公布日： 2006-01-18 - 主分类号： H03K5/156 文献下载
摘要：提供了一种用于半导体器件的占空比校正电路，它与外部时钟同步并用于校正占空比。所述占空比校正电路包括具有至少一个或更多晶体管的反相器结构的调制器。所述调制器通过所述晶体管中的任何一个的源极端和体接收控制信号并响应于外部时钟信号而校正占空比。所述占空比校正电路还包括：驱动器，将调制器的输出信号转换为全摆动电平并输出经转换的调制器的输出信号；和反馈环路，响应于驱动器的输出信号而产生控制信号。
用于半导体器件校正电路