“玛雅·穆吉尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]用于使用坐标旋转数字计算机(CORDIC)对浮点三角函数进行硬件高效自适应计算的装置和方法-CN202080028714.7在审
发明人： 玛雅·穆吉尔;P·鲍拉佐拉;M·森蒂维兰;V·莱姆杜雷;S·阿格拉沃尔 -专利权人：优创半导体科技有限公司
申请日： 2020-02-20 - 公布日： 2021-11-26 - 主分类号： G06F1/02 文献下载
摘要：一种系统和加速器电路，包括寄存器文件，寄存器文件包括：指令寄存器，存储用于估算三角函数的三角计算指令；以及数据寄存器，包括用于存储与三角计算指令相关联的浮点输入值的第一数据寄存器。加速器电路还包括：确定电路，用于识别三角计算函数和与三角计算指令相关联的浮点输入值，以及确定浮点输入值是否在小值范围内；以及近似电路，用于响应于确定浮点输入值在小值内，接收浮点输入值并计算关于输入值的三角函数的近似值。
用于使用坐标旋转数字计算机 cordic 浮点三角函数进行硬件高效自适应计算

[发明专利]用于使用逐次累积旋转电路计算初等函数的装置和方法-CN202080028532.X在审
发明人： 玛雅·穆吉尔;P·鲍拉佐拉;M·森蒂维兰;V·莱姆杜雷;S·阿格拉沃尔 -专利权人：优创半导体科技有限公司
申请日： 2020-02-20 - 公布日： 2021-11-23 - 主分类号： G06F1/02 文献下载
摘要：一种系统和加速器电路，包括寄存器文件，该寄存器文件包括用于存储用于评估初等函数的指令的指令寄存器，以及包括用于存储输入值的第一数据寄存器的数据寄存器。加速器电路还包括逐次累积旋转电路和确定电路，逐次累积旋转电路包括执行逐次累积旋转递推的可重新配置的内部级，确定电路基于指令确定初等函数的类型，并响应于确定输入值为定点数，将可重新配置的内部级配置为用于评估该类型的初等函数的配置，其中逐次累积旋转电路使用执行逐次累积旋转递推的可重新配置的内部级来计算初等函数的评估。
用于使用逐次累积旋转电路计算初等函数装置方法

[发明专利]实现掩蔽向量指令的系统和方法-CN201980075025.9在审
发明人： 玛雅·穆吉尔;M·森蒂尔威兰 -专利权人：优创半导体科技有限公司
申请日： 2019-09-18 - 公布日： 2021-06-22 - 主分类号： G06F9/30 文献下载
摘要：一种处理器包括：包括长度寄存器的寄存器文件、包括多个向量寄存器的向量寄存器文件、包括多个掩码寄存器的掩码寄存器文件、以及向量指令执行电路以执行掩蔽向量指令，所述掩蔽向量指令包括表示长度寄存器的第一长度寄存器标识符、表示向量寄存器文件的第一向量寄存器的第一向量寄存器标识符、以及表示掩码寄存器文件的第一掩码寄存器的第一掩码寄存器标识符，其中长度寄存器用于存储表示要应用于在第一向量寄存器中存储的数据元素的操作的数量的长度值，第一掩码寄存器存储多个掩码位，并且多个掩码位中的第一掩码位确定所述操作中相应的第一个是否产生效果。
实现掩蔽向量指令系统方法

[发明专利]具有精确中断和/或重写的向量指令-CN201980061943.6在审
发明人： 玛雅·穆吉尔;J·格洛斯纳 -专利权人：优创半导体科技有限公司
申请日： 2019-08-13 - 公布日： 2021-06-04 - 主分类号： G06F9/30 文献下载
摘要：一种处理器，包括：包含多个向量寄存器的向量寄存器文件、至少一个缓冲寄存器以及向量处理核心，该向量处理核心通信地连接到向量寄存器文件和至少一个缓冲寄存器，以接收向量指令，该向量指令包括表示多个向量寄存器中的第一向量寄存器的第一标识符和表示多个向量寄存器中的第二向量寄存器的第二标识符，其中第一向量寄存器是源寄存器，以及第二向量寄存器是目的地寄存器；基于存储在第一向量寄存器中的数据值执行向量指令以生成结果并将结果存储在至少一个缓冲寄存器中；以及响应于确定第二向量寄存器是安全写入的，将结果从至少一个缓冲寄存器复制到第二向量寄存器。
具有精确中断重写向量指令

[发明专利]神经网络加速器的系统和体系结构-CN201880087979.7在审
发明人： 玛雅·穆吉尔;J·格罗斯尼尔 -专利权人：优创半导体科技有限公司
申请日： 2018-12-03 - 公布日： 2020-09-11 - 主分类号： G06N3/063 文献下载
摘要：一种系统包括存储器、处理器、以及加速器电路。所述加速器电路包括内部存储器、输入电路块、过滤器电路块、后处理电路块、以及输出电路块以同时执行由所述处理器分配给所述加速器电路的神经网络应用的任务。
神经网络加速器系统体系结构

[发明专利]使用缓存行锁定来实现原子原语-CN201780071245.5在审
发明人： 玛雅·穆吉尔;A·约瑟夫·赫内 -专利权人：优创半导体科技有限公司
申请日： 2017-12-15 - 公布日： 2019-10-08 - 主分类号： G06F13/00 文献下载
摘要：处理器包括：高速缓存器，高速缓存器包括缓存行；执行单元，其执行原子原语以：响应于执行读取指令以从存储单元取回数据项，促使将数据项的拷贝存储在缓存行中；执行锁定指令以将缓存行锁定到处理器；当缓存行被锁定到处理器时，执行至少一个指令；以及执行解锁指令以使高速缓存控制器从处理器释放缓存行。
缓存行处理器锁定高速缓存器原子原语数据项高速缓存控制器指令存储单元读取指令解锁指令拷贝取回存储释放响应

[发明专利]寄存器重命名、调用返回预测和预取的实现-CN201880006336.5在审
发明人： 玛雅·穆吉尔;G·纳赛尔;A·约瑟夫·赫内;P·赫特利;M·森蒂尔威兰 -专利权人：优创半导体科技有限公司
申请日： 2018-01-12 - 公布日： 2019-09-20 - 主分类号： G06F9/30 文献下载
摘要：处理器包括多个物理寄存器和通信地耦合到多个物理寄存器的处理器核心，处理器核心执行包括多个指令的进程，以：响应于用于无序执行的调用指令的发出，基于多个物理寄存器的头指针来识别多个物理寄存器中的第一物理寄存器；将返回地址存储在第一物理寄存器中，其中第一物理寄存器与第一标识符相关联；基于与进程相关联的调用堆栈的无序指针来将第一标识符存储在调用堆栈的第一条目中；以及使调用堆栈的无序指针递增并由调用堆栈的长度调节，以指向调用堆栈的第二条目。
物理寄存器调用堆栈处理器核心条目标识符关联指针标识符存储长度调节调用指令返回地址无序执行头指针耦合到寄存处理器预取调用指向存储进程指令递增返回响应预测通信

[发明专利]可变转换后备缓冲器(TLB)编索引-CN201880006348.8在审
发明人： 玛雅·穆吉尔;A·约瑟夫·赫内;L·王;G·纳赛尔;A·G·米尔布丽;E·A·巴里亚;P·赫特利 -专利权人：优创半导体科技有限公司
申请日： 2018-01-12 - 公布日： 2019-09-13 - 主分类号： G06F9/26 文献下载
摘要：处理器包括：转换后备缓冲器(TLB)，其包括多个路，其中每个路与相应的页面大小相关联；以及处理核心，其通信地耦合到所述TLB，以：执行与虚拟存储器页面相关联的进程；识别多个路中的第一路，其中第一路与第一页面大小相关联；使用虚拟存储器页面和第一路的第一页面大小来确定索引值；使用索引值来确定第一路的第一TLB条目；以及使用存储在第一TLB条目中的存储器地址转换来将第一虚拟存储器页面转换为第一物理存储器页面。
页面虚拟存储器转换后备缓冲器关联索引物理存储器页面存储器地址索引处理器处理核心页面转换耦合到可变存储转换通信进程

[发明专利]具有嵌入式取整规则的浮点指令格式-CN201780071430.4在审
发明人： 玛雅·穆吉尔;P·赫特利;M·森蒂尔威兰;P·鲍拉佐拉;V·T·拉马杜拉伊 -专利权人：优创半导体科技有限公司
申请日： 2017-12-15 - 公布日： 2019-08-16 - 主分类号： G06F9/30 文献下载
摘要：处理器包括：第一存储装置，其存储第一数据项；第二存储装置；以及执行单元，其包括对指令编码的逻辑电路，指令包括：第一字段，其存储第一存储装置的标识符；第二字段，其存储第二存储装置的标识符；以及第三字段，其存储表示取整规则的标识符，其中执行单元执行指令以基于第一数据项来产生第二数据项；根据由指令规定的取整规则来将第二数据项取整；以及将取整后的第二数据项存储在第二存储装置中。
存储装置取整数据项标识符存储字段指令格式处理器数据项存储浮点指令指令编码嵌入式

1
共 9 条