“深圳安捷丽新技术有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果61个，建议您升级VIP下载更多相关专利

[发明专利]一种SSD主控芯片中加速运算的优化方法和装置-CN202110151958.0有效
发明人：请求不公布姓名 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2021-02-04 - 公布日： 2023-10-03 - 主分类号： G06F21/72 文献下载
摘要：本发明公开SSD主控芯片中加速运算的优化方法和装置，获取输入的被乘数Y和乘数X，所述被乘数Y和乘数X为二进制数值，所述被乘数Y位宽和乘数X位宽都为N位，其中乘数Y和乘数X的最高位为符号位；依次获取乘数X二进制数值中每相邻三位数值大小，根据预设的表格匹配得到对应的部分积E。将每个相邻三位数值的部分积E和对应的系数22i输入到第一乘法器，第一乘法器将部分积E乘上对应的系数22i，得到第一相乘结果分别输入到第一加法器。本发明可以避免在乘数运算结果中产生负值，从而减少了大量补码运算电路。从而大量降低了算法的硬件实现代价。
一种 ssd 主控芯片加速运算优化方法装置

[发明专利]一种基于页温动态冷热切换的数据保护方法和装置-CN202011383506.7有效
发明人：廖裕民;廖薇;林纬园;明淼晶;王俊 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-12-01 - 公布日： 2023-07-14 - 主分类号： G06F21/72 文献下载
摘要：本发明提供了一种基于页温动态冷热切换的数据保护方法和装置，所述装置包括：读写控制电路、页温统计单元、密钥产生单元、门限值存储单元、页温判断单元、判断结果存储单元、加解密电路和数据存储单元；所述数据存储单元包括至少一个页存储区域。所述方法先通过实时统计当前数据存储单元中的各页存储区域的访问温度，并依据页存储区域的访问温度确定待访问页存储区域安全等级，而后密钥产生单元根据待访问页存储区域安全等级生成相应等级的访问密钥信息，并基于访问密钥信息对数据存储单元进行读写操作。由于访问密钥信息是实时生成的，从而有效提升了数据访问的安全性。
一种基于动态冷热切换数据保护方法装置

[发明专利]一种基于数据温度的存储区域保护方法和装置-CN202011388885.9有效
发明人：廖裕民;邹瑜文;王俊;刘福荣;刘昭力 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-12-01 - 公布日： 2023-07-14 - 主分类号： G06F21/72 文献下载
摘要：本发明提供了一种基于数据温度的存储区域保护方法和装置，所述装置包括：读写控制电路、页温统计单元、密钥产生单元、门限值存储单元、页温判断单元、判断结果存储单元、加解密电路和数据存储单元；所述数据存储单元包括至少一个页存储区域。在应用过程中，所述方法先通过实时统计当前数据存储单元中的各页存储区域的访问温度，并依据页存储区域的访问温度确定待访问页存储区安全等级，而后根据待访问页存储区安全等级生成相应等级的访问密钥信息，并基于访问密钥信息对数据存储单元进行读写操作。由于访问密钥信息是实时生成的，从而有效提升了数据访问的安全性。
一种基于数据温度存储区域保护方法装置

[发明专利]一种PCIE转SATA协议的桥接芯片及其运行方法-CN202011633699.7有效
发明人：廖裕民;林纬园;明淼晶;骆飞;刘学 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-12-31 - 公布日： 2022-06-24 - 主分类号： G06F13/40 文献下载
摘要：本发明提供了一种PCIE转SATA协议的桥接芯片及其运行方法，所述桥接芯片包括：PCIE协议解析单元、盘符分配判断单元、第二加解密电路、映射关系存储单元、盘符标识缓存单元、密钥产生单元、至少一个SATA协议控制器、至少一个SATA接口，每一个SATA协议控制器对应与一个SATA接口连接。所述映射关系存储单元用于存储读写地址区域与盘符标识信息的映射关系。当数据在PCIE接口与SATA接口之间传输时，由于数据是经过第二加解密电路加密后再传输至相应的SATA接口的，且第二加解密电路进行加解密的密钥信息是由密钥产生单元根据相应的盘符标识信息生成的，从而有效提升了数据传输过程的安全性。
一种 pcie sata 协议芯片及其运行方法

[发明专利]一种SSD固态硬盘主控芯片安全密钥生成方法、装置和系统-CN202110043472.5有效
发明人：廖裕民;陈娇丽;刘承;骆飞;刘学 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2021-01-13 - 公布日： 2022-06-24 - 主分类号： H04L9/08 文献下载
摘要：本发明公开了一种SSD固态硬盘主控芯片安全密钥生成方法、装置和系统，所述装置包括数据读取单元、信号选择单元、加解密算法缓存单元、加解密运算单元、密钥缓存单元和输出控制单元；所述信号选择单元包括第一信号选择器、第二信号选择器、第三信号选择器、第四信号选择器；所述密钥缓存单元包括多个密钥缓存模块。通过上述方案，密钥信息的运算由SSD固态硬盘主控芯片安全密钥生成装置内部来完成，数据处理单元只负责密钥信息的搬运，并不直接接触密钥信息的内容，从而极大提高了数据安全性。
一种 ssd 固态硬盘主控芯片安全密钥生成方法装置系统

[发明专利]一种USB转PCIE协议的桥接芯片及其运行方法-CN202011633718.6有效
发明人：廖裕民;王俊;刘福荣;刘昭力;李超 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-12-31 - 公布日： 2022-06-07 - 主分类号： G06F13/40 文献下载
摘要：本发明提供了一种USB转PCIE协议的桥接芯片及其运行方法，所述桥接芯片包括：USB协议解析单元、盘符分配判断单元、第二加解密电路、盘符选择单元、映射关系存储单元、盘符标识缓存单元、密钥产生单元、至少一个PCIE协议控制器、至少一个PCIE接口，每一个PCIE协议控制器对应与一个PCIE接口连接。所述映射关系存储单元用于存储读写地址区域与盘符标识信息的映射关系。当数据在USB接口与PCIE接口之间传输时，由于数据是经过第二加解密电路加密后再传输至相应的PCIE接口的，且第二加解密电路进行加解密的密钥信息是由密钥产生单元根据相应的盘符标识信息生成的，从而有效提升了数据传输过程的安全性。
一种 usb pcie 协议芯片及其运行方法

[发明专利]一种PCIE转USB协议的桥接芯片及其运行方法-CN202011630817.9有效
发明人：廖裕民;陈娇丽;刘承;李超;田兴辉 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-12-31 - 公布日： 2022-05-24 - 主分类号： G06F13/40 文献下载
摘要：本发明提供了一种PCIE转USB协议的桥接芯片及其运行方法，所述桥接芯片包括：PCIE协议解析单元、USB接口判断单元、第二加解密电路、USB接口分配单元、映射关系存储单元、接口标识缓存单元、密钥产生单元、USB协议控制器和至少一个USB接口；所述映射关系存储单元用于存储数据读写地址与USB接口标识信息的映射关系。当数据在PCIE接口与USB接口之间传输时，由于数据是经过第二加解密电路加密后再传输至相应的USB接口的，且第二加解密电路所采用的密钥信息是由密钥产生单元根据读写地址对应的USB接口的标识信息实时生成的，从而有效提升了数据传输过程的安全性。
一种 pcie usb 协议芯片及其运行方法

[发明专利]数据存储系统的系统和方法-CN202011204636.X有效
发明人：廖裕民;范科伟;明淼晶 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-11-02 - 公布日： 2022-04-08 - 主分类号： G06F13/16 文献下载
摘要：提供了用于确定与存储系统中的命令相关联的数据是热还是冷的系统、装置和方法。一种装置可以包括：被耦合到主机的第一接口和电路，其被配置为经由第一接口从主机接收命令。该命令可以包含用于在数据存储系统中进行数据存储的地址和与该命令相关联的数据大小的长度。电路可以进一步被配置为将命令分类到多个集群中的一个集群，获得集群中的多个历史命令，并使用机器学习模型来确定与该命令相关联的数据是热还是冷。命令的地址和长度以及多个历史命令的地址和长度可以用作机器学习模型的输入特征。
数据存储系统系统方法

[发明专利]高速NAND接口的基于命令的片上端接-CN202010806431.2有效
发明人：陈沈雄;范科伟;周官水 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-08-12 - 公布日： 2022-04-08 - 主分类号： G06F13/16 文献下载
摘要：提供了用于多分支多负载NAND接口拓扑的系统，装置和方法，其中多个NAND闪存设备共享与NAND控制器之间的数据总线。用于控制非易失性存储设备中的片上端接（ODT）的方法可以包括：在芯片使能信号线上接收来自控制器的芯片使能信号，在所述芯片使能信号为开启时，在数据总线上接收来自控制器的片上端接（ODT）命令，解码所述片上端接命令并将所述ODT命令中的端接电阻器（RTT）设置应用于非易失性存储设备中被选择的非易失性存储单元，从而使能被选择的非易失性存储单元的ODT。
高速 nand 接口基于命令端接

[发明专利]数据传输方法、装置、终端设备及存储介质-CN202010887268.7有效
发明人：黄朝松;明淼晶;范科伟;廖薇;王敬 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-08-28 - 公布日： 2022-03-29 - 主分类号： H04W4/06 文献下载
摘要：本申请适用于数据存储技术领域，提供了一种数据传输方法、装置、终端设备及存储介质，上述数据传输方法包括：无线固态硬盘首先广播Wi‑Fi点对点连接的广播信息；然后获取至少一个用户设备发送的根据广播信息生成的连接请求信息，其中，连接请求信息包括用户设备的标识信息；再根据连接请求信息与用户设备建立连接，以及根据标识信息为每个用户设备配置一个单独的数据传输通道；最后无线固态硬盘通过数据传输通道与对应的用户设备进行数据交互。通过上述的方法，无线固态硬盘可以同时与多个用户设备进行无线数据传输，提高了固态硬盘使用的便捷性。
数据传输方法装置终端设备存储介质

[发明专利]基于结构光阵列识别的高安全等级数据访问方法和装置-CN202011278762.X有效
发明人：廖裕民;骆飞;刘学;王俊;康宽弘 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-11-16 - 公布日： 2022-03-29 - 主分类号： G06F21/31 文献下载
摘要：本发明提供了一种基于结构光阵列识别的高安全等级数据访问方法和装置，所述装置包括：结构光阵列比对单元、合法结构光阵列信息存储单元、用户等级存储单元、用户校验信息存储单元、第一解密电路、校验密钥存储单元、密钥产生单元、数字签名运算单元、用户信息比对单元、读写控制电路和数据存储单元。本发明通过对采集的当前用户的结构光阵列信息进行识别以实现对数据存储单元的访问，在结构光阵列信息比对通过后根据用户安全等级来获取不同的访问密钥信息，并通过对用户数字签名信息进行认证来决定是否允许当前用户对所述数据存储单元进行访问，极大增强了用户对数据访问的安全性和唯一性。
基于结构阵列识别高安等级数据访问方法装置

[发明专利]评估存储器介质的系统和方法-CN202010807453.0有效
发明人：黄朝松;范科伟;明淼晶 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-08-12 - 公布日： 2022-01-07 - 主分类号： G06K19/07 文献下载
摘要：本公开涉及用于评估存储器介质的方法和系统。该方法可以包括通过所述主机的用户界面接收用户请求以评估耦合至第一控制器的存储器介质。该方法还可以包括确定所述主机中是否存储有与所述存储器介质相关联的第一绑定历史表。响应于确定所述主机中没有存储所述第一绑定历史表，该方法可以包括：通过所述第一控制器从存储器介质中接收所述绑定历史表；以及如果所述绑定历史表中存在不同于所述第一控制器的至少一个第二控制器，则确定所述存储器介质为二手存储器介质。
评估存储器介质系统方法

[发明专利]多频率内存接口及其配置方法-CN202010805127.6有效
发明人：陈娇丽;范科伟;周官水 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-08-12 - 公布日： 2021-11-12 - 主分类号： G06F13/16 文献下载
摘要：本公开中提供了一种内存系统。该内存系统可以包括配置在至少一个第一等级上并且以第一频率工作的至少一个第一类型的内存，以及配置在至少一个第二等级上并且以第二频率工作的至少一个第二类型的内存。被配置在至少一个第一等级上并且以第一频率工作的至少一个第一类型的内存，被配置在至少一个第二等级上并且以第二频率工作的至少一个第二类型的内存。该内存系统还可以包括被配置为生成所述第一频率的第一时钟和所述第二频率的第二时钟的物理块（PHY）。
频率内存接口及其配置方法

[发明专利]高速互连的接地参考形状-CN202010807452.6有效
发明人：康宽弘;范科伟;周官水 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2020-08-12 - 公布日： 2021-11-12 - 主分类号： H01L23/522 文献下载
摘要：提供了用于使用键合线提供高速互连的装置和方法。根据本发明的各个方面，所提供的技术可以提供接地形状以将高速信号线与半导体组件中的基板屏蔽开。在示例性实施例中，提供了一种组件，该组件可以包括基板，附接至基板的半导体管芯，连接半导体管芯上的焊盘和基板上的键合手指的信号键合线以及基板上的接地形状以将信号线与基板屏蔽开。
高速互连接地参考形状

[实用新型]一种SSD主控芯片中乘法运算电路-CN202120314445.2有效
发明人：不公告发明人 -专利权人： 深圳安捷丽新技术有限公司
申请日： 2021-02-04 - 公布日： 2021-10-15 - 主分类号： G06F7/503 文献下载
摘要：本实用新型公开SSD主控芯片中乘法运算电路，所述乘法运算电路包括位选择器、补偿值存储器、部分积运算单元、移位寄存器和缓存加法器，所述位选择器的输入端与乘数端连接，所述位选择器的次数输出端和补偿值存储器、移位寄存器和缓存加法器连接，所述位选择器的结果输出端与部分积运算单元连接，所述部分积运算单元的输入端与被乘数端连接，所述部分积运算单元的输出端与移位寄存器连接，所述补偿值存储器的输出端与移位寄存器连接，所述移位寄存器的输出端与所述缓存加法器的输入端连接。本实用新型可以避免在乘数运算结果中产生负值，从而减少了大量补码运算电路。从而大量降低了算法的硬件实现代价。
一种 ssd 主控芯片乘法运算电路

1
2
3
4
5
下一页»
尾页
共 61 条