“涂武涛”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果32个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其形成方法-CN201810993858.0有效
发明人：张城龙;涂武涛;纪世良 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-08-29 - 公布日： 2023-10-20 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供基底；在所述基底上形成介质层，介质层内具有贯穿介质层的栅开口；在介质层上和栅开口内形成初始阻挡层，所述初始阻挡层覆盖栅开口底部表面和侧壁表面；形成初始阻挡层后，在栅开口内形成填充满栅开口的第一栅极层，所述第一栅极层表面与初始阻挡层齐平；回刻蚀所述第一栅极层以形成栅极层，所述栅极层顶部表面低于介质层表面；回刻蚀所述初始阻挡层以形成阻挡层，所述阻挡层顶部表面低于或齐平于栅极层顶部表面，且在介质层内形成第一开口；在所述第一开口内形成保护层，所述保护层填充满所述第一开口。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体结构的形成方法-CN202210181283.9在审
发明人：李政宁;张海洋;涂武涛;纪世良;柯星;李凤美 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2022-02-25 - 公布日： 2023-09-05 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构的形成方法，包括：形成依次包括底部，鳍部以及栅极结构的半导体结构，所述鳍部包括若干依次堆叠的牺牲层和沟道层，所述若干牺牲层两侧形成有凹部；在所述栅极结构表面和侧壁、所述鳍部侧壁和所述底部表面形成内侧墙材料层，所述栅极结构侧壁的内侧墙材料层凸出于所述鳍部侧壁的内侧墙材料层；在所述栅极结构顶部形成保护层；执行第一离子注入工艺使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层转化为第一改性层，去除所述第一改性层；执行第二离子注入工艺使所述凹部和所述栅极结构顶部以外的内侧墙材料层转化为第二改性层，去除所述第二改性层；去除所述保护层。在形成内侧墙的过程中保护栅极结构顶角不被损伤。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202111296337.8在审
发明人： 涂武涛;邱晶;王彦;金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-11-03 - 公布日： 2023-05-05 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：位于所述第一隔离结构表面的层间介质层和所述层间介质层内的第一开口，所述层间介质层位于所述栅极侧壁，且所述第一开口暴露出所述第一区上的所述第一隔离结构顶部表面和第一区上的所述栅极侧壁；位于所述第一区上的所述第一隔离结构中第二开口，所述第二开口沿所述第二方向延伸；位于所述第二开口与所述栅极之间的第三开口，所述第三开口与所述第二开口、所述第一开口相互连通；位于所述第一开口内的第二隔离结构，所述第二隔离结构封闭所述第二开口形成第一空隙，一方面，减少了所述第二区上的所述鳍部变形的情况，另一方面，所述第一空隙具有较低的介电常数，有利于降低不同器件之间的寄生电容。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202010048795.9有效
发明人：韩秋华;涂武涛;刘盼盼 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2020-01-16 - 公布日： 2023-04-28 - 主分类号： H01L21/28 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，在所述衬底上形成伪栅极结构；在所述衬底以及所述伪栅极结构上形成刻蚀停止层；在所述刻蚀停止层表面形成保护层；在所述保护层表面形成牺牲层，所述牺牲层顶部与所述伪栅极结构顶部表面齐平；依次刻蚀所述保护层以及所述刻蚀停止层，至所述保护层顶部、所述刻蚀停止层顶部与所述伪栅极结构顶部表面齐平；去除所述牺牲层；在所述衬底上形成层间介质层，所述层间介质层露出所述伪栅极结构顶部；去除所述伪栅极结构，形成开口；在所述开口中填充满金属，形成金属栅极。本发明实施例提供的形成方法，使金属栅极的形成高度更易控制。
半导体结构形成方法

[发明专利]半导体结构的形成方法-CN202010032652.9有效
发明人：韩秋华;涂武涛;刘盼盼 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2020-01-13 - 公布日： 2023-02-21 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，在所述衬底上形成伪栅极结构；在所述衬底上形成层间介质层，所述层间介质层顶部与所述伪栅极结构顶部表面齐平或低于所述伪栅极结构顶部表面；在所述伪栅极结构表面形成第一覆盖层；在所述层间介质层表面以及所述第一覆盖层表面形成保护层；在所述保护层表面形成第二覆盖层；对所述第二覆盖层、所述保护层以及所述第一覆盖层进行平坦化处理，直至露出所述伪栅极结构表面；去除所述伪栅极结构，形成开口；在所述开口中填充满金属，形成金属栅极。本发明实施例提供的形成方法，使金属栅极的形成高度更易控制。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202110851089.2在审
发明人： 涂武涛;陈建;柯星 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-07-27 - 公布日： 2023-02-03 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其中结构包括：衬底，所述衬底包括基底和沟道层；位于衬底上的第一介质层，第一介质层内具有栅极开口；位于栅极开口内的栅极结构，栅极结构包括功函数层、以及位于功函数层上的栅极层，功函数层的顶部表面低于栅极层的顶部表面；位于栅极层和栅极开口侧壁之间的隔离开口，隔离开口底部暴露出功函数层；覆盖层，覆盖层封闭隔离开口顶部以构成空腔。由于隔离开口是通过去除部分初始功函数层形成，因此隔离开口的深宽比较大，为覆盖层覆盖封闭隔离开口顶部以构成空腔提供基础。空腔能够有效减小栅极层和周围导电结构之间的介电常数，进而降低栅极层和周围导电结构之间的寄生电容，提升最终形成的半导体结构的性能。
半导体结构及其形成方法

[发明专利]金属栅极的形成方法以及半导体器件-CN201810778817.X有效
发明人：韩秋华;涂武涛;徐柯 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-07-16 - 公布日： 2022-08-23 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种金属栅极的形成方法，包括：提供半导体衬底和层间介质层，层间介质层形成于半导体衬底上方；在层间介质层中形成第一凹槽；形成填充第一凹槽的伪栅；刻蚀形成第二凹槽，第二凹槽形成于伪栅上部的两侧，第二凹槽的一侧壁包括部分伪栅侧壁；去除伪栅以形成第三凹槽，第三凹槽包括第一凹槽和第二凹槽；和形成覆盖第三凹槽内表面的高k介电层，并向第三凹槽内填充金属材料，以形成金属栅极，金属栅极包括高k介电层和金属材料。本发明可以有效避免金属栅极内部出现孔洞、位错等缺陷。
金属栅极形成方法以及半导体器件

[发明专利]半导体结构及其形成方法-CN202110076755.X在审
发明人： 涂武涛;王彦;张冬平 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-01-20 - 公布日： 2022-08-05 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，包括：形成横跨所述鳍部的栅极，部分所述栅极还位于所述第一隔离结构上；形成所述栅极后，刻蚀去除所述第一区高于所述第一隔离结构表面的鳍部，在所述鳍部内形成初始沟槽；对所述初始沟槽侧壁暴露出的所述鳍部进行改性处理，在所述初始沟槽侧壁形成保护层；形成所述保护层后，刻蚀所述初始沟槽底部的所述第一区，在所述鳍部内形成沟槽，所述沟槽底部低于所述第一隔离结构顶部表面，且所述沟槽的侧壁暴露出所述第一隔离结构和所述第二区；在所述沟槽内形成第二隔离结构。所述第二隔离结构在所述栅极形成后形成，不影响所述栅极的完整性。同时，实现了自对准形成所述沟槽，从而提高了所述第二隔离结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202110032936.2在审
发明人： 涂武涛;王彦;邱晶 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-01-11 - 公布日： 2022-07-19 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的形成方法，形成方法包括：提供基底，基底包括第一区域和第二区域，基底包括衬底、分立于衬底上的鳍部、位于鳍部露出衬底上的隔离层、位于隔离层上且横跨鳍部的伪栅结构以及覆盖伪栅结构侧壁且露出伪栅结构顶部的层间介质层；去除伪栅结构，在层间介质层中形成栅极开口；在栅极开口中形成退火牺牲层；去除退火牺牲层；形成具有第一凹槽的掩膜层，第一凹槽的延伸方向与鳍部的延伸方向相同，第一凹槽露出部分第一区域和第二区域交界处的栅极开口；在第一凹槽中形成第一阻断层。因此第一区域和第二区域交界处的退火牺牲层的去除工艺窗口较大，不易存在残留，使得第一栅极结构和第二栅极结构能够更好的控制半导体结构的阈值电压。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202011538721.X在审
发明人：邱晶;涂武涛;陈建;王彦 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-12-23 - 公布日： 2022-06-24 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括沿第一方向排布的有效区和隔离区，且所述有效区位于所述隔离区两侧并与所述隔离区相邻，所述基底上具有第一鳍部和平行于所述第一鳍部的第二鳍部，且所述第一鳍部和第二鳍部的导电类型不同，所述第一鳍部横跨所述有效区和隔离区，所述第二鳍部位于所述有效区表面；在所述隔离区上形成第一栅极结构，所述第一栅极结构横跨所述第一鳍部；在相邻所述第一栅极结构之间形成隔离结构，部分所述隔离结构位于所述第一鳍部内。所述方法形成的半导体结构的性能较好。
半导体结构及其形成方法

[发明专利]一种半导体结构及其形成方法-CN202011323041.6在审
发明人：陈建;涂武涛;王彦 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-11-23 - 公布日： 2022-05-24 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底包括基底、位于所述基底表面的若干鳍部、以及位于所述基底表面的第一隔离结构，所述第一隔离结构位于所述鳍部部分侧壁表面，且所述第一隔离结构的顶部表面低于所述鳍部的顶部表面，所述鳍部包括沿所述鳍部延伸方向排布的第一区和第二区；去除所述第一区，在所述鳍部内形成沟槽，所述沟槽底部低于所述第一隔离结构顶部表面，且所述沟槽的侧壁暴露出所述第一隔离结构和所述第二区；在所述沟槽内形成第二隔离结构，形成所述第二隔离结构的过程中，仅刻蚀所述鳍部，不会导致第一隔离结构产生部分的应力释放的情况，从而使得晶体管应力分布保持不变，提高器件的电性能。
一种半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202011323065.1在审
发明人： 涂武涛;陈建;王彦;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-11-23 - 公布日： 2022-05-24 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，衬底上具有鳍部，鳍部包括器件区和隔离区；在衬底上形成隔离层；在衬底上形成第一栅极结构，第一栅极结构包括第一区以及位于第一区上第二区；去除第二区，在成初始第一开口；去除隔离区，形成第二开口；去除第一区，形成第一开口；在第一开口和第二开口内形成隔离结构。在形成第一开口和第二开口的过程中并没有刻蚀去除隔离层，不会使位于器件区中的鳍部的应力产生变化，进而不会造成位于器件区中的晶体管结构的性能降低。另外，在刻蚀去除隔离区的过程中，隔离层被第一区覆盖，因此能够避免隔离层被刻蚀损伤，进而不会使器件区的应力产生变化，以此提升最终形成的半导体结构的性能。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202011311641.0在审
发明人：陈建;涂武涛;王彦 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-11-20 - 公布日： 2022-05-20 - 主分类号： H01L21/762 文献下载
摘要：一种半导体结构及其形成方法，其中半导体结构包括：衬底，衬底上具有介质层，衬底包括第一区；第一开口，位于第一区的介质层内；第一功函数层，位于第一开口的底部和侧壁上，第一功函数层的顶部表面低于介质层的顶部表面；第二功函数层和第三功函数层，位于第一开口中的第一功函数层表面以及第一开口侧壁上，第二功函数层和第三功函数层的顶部表面低于介质层的顶部表面且高于第一功函数层的顶部表面；第四功函数层，位于第一开口中的第三功函数层表面以及第一开口侧壁上；栅极层，位于所述第一开口内。本发明实施例提供的半导体结构的性能得到了提升。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202011150285.9在审
发明人：王彦;涂武涛;陈建;邱晶;李锦锦 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-10-23 - 公布日： 2022-05-13 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，包括：衬底，所述衬底包括隔离区和器件区，所述隔离区包括第一区和第二区；位于所述器件区上的若干第一鳍部和若干第二鳍部，所述第一鳍部还横跨于所述隔离区上，所述第二鳍部内具有位于所述隔离区上的隔离开口；位于所述隔离区上形成若干第一栅极结构；位于所述第一区上的第一开口；位于所述第一开口内的隔离结构。通过所述第一栅极结构为所述第二鳍部提供应力需求；通过所述隔离结构为所述第一鳍部提供应力需求。利用不同步骤形成所述第一栅极结构和所述隔离结构，使得最终所述第一鳍部和所述第二鳍部能够产生不同类型的应力，以满足不同类型晶体管的需求，进而提升最终形成的半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201711463341.2有效
发明人：张城龙;涂武涛;王胜 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2017-12-28 - 公布日： 2022-03-22 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：在半导体衬底和鳍部上形成介质层，介质层中具有暴露出鳍部的沟槽，沟槽包括暴露出部分鳍部的第一槽区和暴露出部分鳍部的第二槽区，自第一槽区中心至第二槽区中心的方向垂直于鳍部的延伸方向；在沟槽第一槽区和第二槽区的侧壁和底部形成位于鳍部上的第一功函数层；在沟槽第一槽区中形成第一覆盖层，第一覆盖层位于第一槽区的第一功函数层上且暴露出第二槽区的第一功函数层；以第一覆盖层为掩膜刻蚀去除第二槽区的第一功函数层；刻蚀去除第二槽区的第一功函数层后，在沟槽第二槽区中形成第二覆盖层；刻蚀去除第二覆盖层和第一覆盖层。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

1
2
3
下一页»
尾页
共 32 条