“毛恒辉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种单周期多位量化逐次逼近型模数转换器-CN202110779975.9有效
发明人：朱樟明;毛恒辉;李登全;刘马良;刘术彬;丁瑞雪 -专利权人：西安电子科技大学
申请日： 2021-07-09 - 公布日： 2023-08-29 - 主分类号： H03M1/46 文献下载
摘要：本发明公开了一种单周期多位量化逐次逼近型模数转换器，包括：第一差分采样保持开关、第二差分采样保持开关、参考电容DAC、信号电容DAC、电压比较器组和逐次逼近逻辑控制电路；电压比较器组包括五个电压比较器，用于在一个周期内进行2.6‑bit/cycle量化并产生五个温度计码。本发明的单周期多位量化逐次逼近型模数转换器可以在一个量化周期内进行多位数字编码的产生，大幅提高模数转换速度，而且采用差分结构的非二进制电容阵列，在量化过程中插入冗余，提高了模数转换的精度。
一种周期量化逐次逼近型模数转换器

[发明专利]一种基于整数权重的非二进制逐次逼近型模数转换器-CN201910866185.7有效
发明人：朱樟明;毛恒辉;李登全;赵磊;丁瑞雪;刘马良 -专利权人：西安电子科技大学
申请日： 2019-09-12 - 公布日： 2023-06-09 - 主分类号： H03M1/46 文献下载
摘要：本发明涉及一种基于整数权重的非二进制逐次逼近型模数转换器，包括：栅压自举开关(1)、可配置电容DAC阵列(2)、电压比较器(3)、异步时钟产生电路(4)、可配置逻辑控制电路(5)、寄存器(6)以及可配置译码器(7)。该模数转换器的可配置电容DAC阵列、可配置逻辑控制电路和可配置译码器可在RES分辨率配置信号的控制下进行电路重构，以满足相应分辨率下的电路要求，实现分辨率的灵活配置；同时，采用非二进制电容DAC阵列，在量化过程中引入冗余，可对量化过程中的误差进行校准，同时减少整体量化时间，从而提高量化速度和精度，因此提高了模数转换器的转换速率和有效位数。
一种基于整数权重二进制逐次逼近型模数转换器

[发明专利]一种基于统计的SAR ADC双比较器失调失配校准方法及电路-CN201911001628.2有效
发明人：朱樟明;毛恒辉;李登全;赵磊;丁瑞雪;刘马良 -专利权人：西安电子科技大学
申请日： 2019-10-21 - 公布日： 2023-06-06 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种基于统计的SAR ADC双比较器失调失配校准方法，包括：采集若干组输出编码；对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；根据所述第一统计结果对所述第一比较器进行校准；根据所述第二统计结果对所述第二比较器进行校准；重复执行上述步骤，直到当前循环次数达到预设循环次数。本发明还公开了一种基于统计的SAR ADC双比较器失调失配校准电路，包括第一计数器、第二计数器以及校准逻辑控制电路。本发明提供的校准方法基于数据统计理论，进行多次循环校准，同时在每个循环中通过分步法对双比较器失调失配逐一进行校准，提高了校准的精度。
一种基于统计 sar adc 比较失调失配校准方法电路

[发明专利]流水线逐次逼近型模数转换器、集成电路和电子设备-CN202111407728.2在审
发明人：李登全;毛恒辉;丁学伟 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2021-11-24 - 公布日： 2023-05-26 - 主分类号： H03M1/20 文献下载
摘要：本发明提供一种流水线逐次逼近型模数转换器、集成电路和电子设备，所述流水线逐次逼近型模数转换器包括：第一级逐次逼近模数转换器、级间增益放大器、第二级逐次逼近模数转换器和数字编码单元。本发明实施例在第二级逐次逼近模数转换器中的第二数模转换器设置增益减半电容，且该增益减半电容的电容值为第二数模转换器中其余电容的电容值之和，这样能够实现两级结构的级间增益减半技术，降低级间增益放大器的增益，而第二级逐次逼近模数转换器的正向参考电压与第一级逐次逼近模数转换器的正向参考电压保持一致，而不发生减半，有效降低功耗和提高转换速度，并且能够适应深亚微米CMOS工艺。
流水线逐次逼近型模数转换器集成电路电子设备

[发明专利]一种基于电感峰化的超宽带源随保持放大器-CN201911275019.6有效
发明人：朱樟明;赵磊;李登全;毛恒辉;刘马良;刘术彬 -专利权人：西安电子科技大学
申请日： 2019-12-12 - 公布日： 2023-03-21 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种基于电感峰化的超宽带源随保持放大器，包括：第一级驱动电路和第二级采样电路，其中，所述第一级驱动电路根据接收的差分时钟信号对输入信号进行放大并输出第一级放大信号；所述第二级采样电路的输入端连接所述第一级驱动电路的输出端，所述第二级采样电路根据接收的所述差分时钟信号对所述第一级放大信号进行采样并输出第二级采样信号。本发明的基于电感峰化的超宽带源随保持放大器，与传统的采样电路相比，设置有第一级驱动电路，其可以作为输入信号的缓冲，第一级驱动电路中设置有提供峰化功能的电感和源反馈电阻，可以提高采样精度。
一种基于电感宽带保持放大器

[发明专利]一种多通道多级并行超高速采样保持电路-CN201911289016.8在审
发明人：朱樟明;赵磊;李登全;毛恒辉;刘马良;刘术彬 -专利权人：西安电子科技大学
申请日： 2019-12-12 - 公布日： 2020-03-31 - 主分类号： H03K17/687 文献下载
摘要：本发明涉及一种多通道多级并行超高速采样保持电路，其特征在于，包括并联的m个两级采样电路，两级采样电路包括第一级采样保持电路、缓冲器和第二级采样保持电路，其中，第一级采样保持电路根据第一级时钟信号对输入信号进行一次采样，生成第一级采样信号；n个串接的缓冲器和第二级采样保持电路，并联至第一级采样保持电路的输出端；第二级采样保持电路根据第二级的时钟信号对第一级采样信号进行第二次采样，生成第二级采样信号，第二级采样信号传输至后端的模数转换器；第一级采样保持电路和第二级采样保持电路实现了m×n个通道的交织，m、n均为≥2的整数。本发明的电路，大幅减小了通道间的失配程度，提高了采样速度和精度。
一种通道多级并行超高速采样保持电路