“柴展”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果141个，建议您升级VIP下载更多相关专利

[发明专利]超结器件终端结构及其制备方法-CN202211370568.3有效
发明人：柴展;栗终盛;罗杰馨;徐大朋 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-03 - 公布日： 2023-09-15 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种超结器件终端结构及其制备方法，终端结构包括：半导体衬底；外延层，位于半导体衬底的表面，外延层包括若干个交替排列的n型柱及p型柱；厚氧化层，覆盖于外延层表面，在每相邻两个p型柱之间对应位置的厚氧化层上设置有贯穿槽；栅氧化层，位于外延层表面；多晶硅栅，位于贯穿槽内。本发明在基本保持源漏击穿电压与导通电阻不变的前提下，在超结器件终端区增加多晶硅栅结构，通过调整多晶硅栅在所述超结器件终端区的面积，可以在较低的源漏偏压下引入更多缓变的栅漏电容，使得超结器件的栅漏电容曲线突变区变缓，进而改善超结器件的电磁干扰性能；本发明的制备方法过程简单，成本较低，适于大规模制造，有利于本发明推广。
器件终端结构及其制备方法

[发明专利]光罩、超结器件及其版图结构-CN202211370590.8有效
发明人：柴展;栗终盛;罗杰馨;徐大朋 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-03 - 公布日： 2023-09-15 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种光罩、超结器件及其版图结构，版图结构包括交替排布的p型柱及n型柱，p型柱及n型柱贯穿电荷流动区、过渡区及终端区；沿第一方向上，电荷流动区的相对两侧为第一侧及第二侧，正对第一侧及第二侧的终端区为第一终端区；第一终端区还包括第一多晶硅栅，第一多晶硅栅位于相邻两个p型柱之间的n型柱上。本发明的版图结构在终端区增加多晶硅栅结构，通过调整多晶硅栅在终端区的面积，可以在较低的源漏偏压下引入更多缓变的栅漏电容，使得超结器件的栅漏电容曲线突变区变缓，进而改善超结器件的电磁干扰性能；本发明的光罩、超结器件及其版图结构制备过程简单，成本较低，适于大规模制造，有利于本发明的推广。
器件及其版图结构

[发明专利]熔丝修调结构及其制备方法、集成电路-CN202211569477.2有效
发明人：吕慧瑜;罗杰馨;柴展 -专利权人：上海功成半导体科技有限公司
申请日： 2022-12-08 - 公布日： 2023-09-12 - 主分类号： H01L23/525 文献下载
摘要：本发明公开了一种熔丝修调结构及其制备方法、集成电路，涉及集成电路芯片修调技术领域。该熔丝修调结构包括N型衬底、位于N型衬底上的第一绝缘层、位于第一绝缘层上的熔丝层以及位于熔丝层上的第二绝缘层；熔丝层上具有间隔设置的第一焊盘和第二焊盘，第二绝缘层上开设有露出第一焊盘的第一窗口和露出第二焊盘的第二窗口；熔丝修调结构还包括位于第一绝缘层和N型衬底之间的P型区，P型区和N型衬底共同形成沿第二绝缘层朝向第一绝缘层的方向导通的PN结。该熔丝修调结构能够解决熔丝在熔断时易导致第一绝缘层被破坏的问题，从而能够避免熔丝修调结构产生漏电流，进而可以提高IC的可靠性。
熔丝修调结构及其制备方法集成电路

[发明专利]一种屏蔽栅功率器件及其制作方法-CN202310808751.5在审
发明人：高学;柴展;罗杰馨 -专利权人：上海功成半导体科技有限公司
申请日： 2023-07-03 - 公布日： 2023-08-29 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种屏蔽栅功率器件及其制作方法，该功率器件包括半导体层、至少一元胞单元及金属层，元胞单元位于半导体层中且包括有效元胞及虚拟元胞，有效元胞中具有栅多晶硅层及第一屏蔽栅多晶硅层，虚拟元胞中具有第二屏蔽栅多晶硅层，第二屏蔽栅多晶硅层的顶面与半导体层的顶面平齐；金属层位于半导体层上方且包括源极金属及栅极金属，源极金属与第一屏蔽栅多晶硅层电连接及第二屏蔽栅多晶硅层电连接，栅极金属与栅多晶硅层电连接。该屏蔽栅功率器件与一般的屏蔽栅功率器件相比FOM值得到有效降低，不会增加源漏之间的漏电通道和寄生电容，能够有效避免发生Idss漏电问题，并且整体结构简单易实现，能够保证器件结构一致性和性能稳定性。
一种屏蔽功率器件及其制作方法

[发明专利]屏蔽栅功率器件及其制备方法-CN202211505604.2有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-29 - 公布日： 2023-08-29 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种屏蔽栅功率器件及其制备方法。屏蔽栅功率器件包括：半导体层；沟槽，位于半导体层内；屏蔽栅介质层，位于沟槽内；屏蔽栅介质层包括第一屏蔽栅介质层和第二屏蔽栅介质层；第一屏蔽栅介质层位于沟槽的底部；第二屏蔽栅介质层位于第一屏蔽栅介质层的上表面；第一屏蔽栅介质层包括高k介质层；屏蔽栅极，位于第二屏蔽栅介质层内；栅介质层，至少位于屏蔽栅极裸露的表面和沟槽裸露的侧壁；栅极，位于沟槽内，且位于屏蔽栅极的上方。本发明的屏蔽栅功率器件中，通过在屏蔽栅极下方增设高k介质层作为第一屏蔽栅介质层，可以显著提高器件的耐压，确保器件不会轻易在沟槽的底部被击穿。
屏蔽功率器件及其制备方法

[发明专利]一种超结器件及电子器件-CN202310648996.6在审
发明人：栗终盛;柴展;罗杰馨 -专利权人：上海功成半导体科技有限公司
申请日： 2023-06-02 - 公布日： 2023-08-18 - 主分类号： H01L29/06 文献下载
摘要：本申请的实施例提出了一种超结器件及电子器件。超结器件包括cell区和位于所述cell区两侧的终端区，超结器件还包括衬底、外延层和反形层，其中，衬底为第一导电类型；外延层位于衬底的一侧，外延层的cell区包括多个第一导电类型柱及多个第二导电类型柱，多个第一导电类型柱与多个第二导电类型柱依次交替排列；反形层设置于部分第一导电类型柱远离衬底的一侧，反形层为第二导电类型，反形层的两侧分别与相邻的两个第二导电类型柱电连接。本申请的超结器件能够使部分第二导电类型柱的宽度增加，从而增大栅漏电容，进而使开关过程中电流变化率和电压变化率降低，如此，能够大幅减小超结器件的开关震荡，降低超结器件的电磁干扰噪声。
一种器件电子器件

[发明专利]一种超结器件终端保护的版图结构-CN202211305048.4有效
发明人：柴展;栗终盛;罗杰馨;徐大朋 -专利权人：上海功成半导体科技有限公司
申请日： 2022-10-24 - 公布日： 2023-08-15 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种超结器件终端保护的版图结构，所述版图结构包括过渡区及终端区；所述角部区域包括：交替排布的所述第一导电类型柱和所述第二导电类型柱，其中，至少一条斜向第二导电类型柱与行方向呈一定夹角斜向延伸至位于所述过渡区内的第二导电类型基区，所述斜向第二导电类型柱靠近所述第一侧边区域的一侧存在多条所述第一导电类型柱及所述第二导电类型柱沿列方向延伸，所述斜向第二导电类型柱靠近所述第二侧边区域的一侧存在多条所述第一导电类型柱及所述第二导电类型柱沿列方向延伸。本发明提供的超结器件终端保护的版图结构能够解决现有超结器件，在其终端区的角部区域耗尽层耗尽状态不理想，影响器件的漏源击穿电压的问题。
一种器件终端保护版图结构

[发明专利]一种屏蔽栅功率器件及其制备方法-CN202211526057.6有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-30 - 公布日： 2023-08-15 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种屏蔽栅功率器件及其制备方法，该屏蔽栅功率器件包括半导体层、介电层、屏蔽栅层、栅介质层、栅导电层、层间介质层、封堵层、接触孔及源极，其中，半导体层上设有多个沿X方向间隔设置的沟槽；介电层位于沟槽的内壁及底面，屏蔽栅层位于沟槽中，屏蔽栅层的上表面高于介电层的上表面；栅介质层覆盖沟槽内壁、介电层上表面及屏蔽栅层显露表面；栅导电层位于沟槽中且上表面低于半导体层上表面；层间介质层覆盖沟槽的开口，位于沟槽上方的层间介质层中设有多个贯穿层间介质层的第一通孔；封堵层封堵第一通孔的开口；接触孔贯穿层间介质层；源极填充接触孔。本发明通过空腔结构的形成，降低了器件的栅源寄生电容，提升了器件的开关速度。
一种屏蔽功率器件及其制备方法

[发明专利]IGBT器件及其制备方法-CN202211408019.0有效
发明人：侯晓伟;郭依腾;罗杰馨;柴展 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-10 - 公布日： 2023-08-15 - 主分类号： H01L29/739 文献下载
摘要：本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT器件的发射极、IGBT栅极和集电极；虚设栅极，设置于栅极和发射极之间；第一NMOS管，第一NMOS管设置于IGBT栅极和虚设栅极之间，第一NMOS管的源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；第二NMOS管，第二NMOS管设置于虚设栅极和发射极之间，第二NMOS管的源极与虚设栅极电连接，漏极与发射极电连接，栅极通过电感与发射极电连接。本发明通过在器件不同工作状态(导通状态和关断过程)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
igbt 器件及其制备方法

[发明专利]一种屏蔽栅功率器件及其制备方法-CN202211527863.5有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-30 - 公布日： 2023-08-15 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种屏蔽栅功率器件及其制备方法，该屏蔽栅功率器件包括半导体层、介电层、屏蔽栅层、栅介质层、栅导电层、层间介质层、封堵层、接触孔及源极，其中，半导体层的上表层设有多个间隔设置的沟槽；介电层位于沟槽内壁及底面；屏蔽栅层位于沟槽；栅介质层覆盖沟槽的内壁、介电层的上表面及屏蔽栅层的显露表面；栅导电层填充沟槽；层间介质层覆盖栅介质层及栅导电层的上表面，层间介质层中设有多个贯穿层间介质层的第一通孔；封堵层封堵第一通孔的开口，封堵层的底面距离层间介质层的上表面预设距离；接触孔贯穿层间介质层；源极填充接触孔。本发明通过于层间介质层中设置空腔结构，降低了器件的栅源寄生电容，提升了器件的开关速度。
一种屏蔽功率器件及其制备方法

[发明专利]一种变频控制电路及半导体设备-CN202310667552.7在审
发明人：吕慧瑜;罗杰馨;柴展;张艳争 -专利权人：上海功成半导体科技有限公司
申请日： 2023-06-07 - 公布日： 2023-08-11 - 主分类号： H02M7/5387 文献下载
摘要：本发明提供一种变频控制电路及半导体设备，包括变频控制单元和过流检测单元，其中过流检测单元包括过流检测电路、逻辑电路、第一分压电阻、第二分压电阻及检测电阻，通过在VS端和接地端之间增加第一分压电阻和第二分压电阻，通过采样第二分压电阻的分压信号反馈到下桥臂的过流检测电路用于总和判断是否存在过流，从而能够准确检测第一晶体管是否过流，避免第一晶体管被烧毁。
一种变频控制电路半导体设备

[发明专利]一种变频控制电路及半导体设备-CN202310667549.5在审
发明人：吕慧瑜;罗杰馨;柴展;张艳争 -专利权人：上海功成半导体科技有限公司
申请日： 2023-06-07 - 公布日： 2023-08-11 - 主分类号： H02M7/5387 文献下载
摘要：本发明提供一种变频控制电路及半导体设备，包括一种变频控制电路，包括：变频控制单元，包括半桥电路，所述半桥电路包括第一晶体管和第二晶体管；所述半桥电路还包括第一MOS管，所述第一MOS管的漏极与所述第一晶体管的集电极连接，所述第一MOS管的源极与所述第一晶体管的发射极连接，所述第一MOS管的栅极与所述第一晶体管的栅极连接；所述半桥电路还包括第二MOS管，所述第二MOS管的漏极与所述第二晶体管的集电极连接，所述第二MOS管的源极与所述第一晶体管的发射极连接，所述第二MOS管的栅极与所述第二晶体管的栅极连接。
一种变频控制电路半导体设备

[发明专利]半导体器件及其制备方法-CN202211347019.4有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-10-31 - 公布日： 2023-08-11 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种半导体器件及其制备方法，涉及半导体技术领域。该器件包括多个芯片功能区和一一对应围设于多个芯片功能区外周的多个切割道区；每个切割道区内均设有沟槽结构，沟槽结构包括设于切割道区的衬底内的凹槽和填充于凹槽内的填充材料，凹槽至少包括沿第一方向延伸设置的第一凹槽以及沿垂直于第一方向延伸且与第一凹槽连通的第二凹槽；其中，填充材料包括硬度大于半导体器件的衬底的材料，多个切割道区内的沟槽结构共同形成框架结构。这样，在制备时，能够在整个半导体器件的晶圆上形成网状的加强结构，能够有效改善因半导体器件设置深沟槽而导致的晶圆在制造过程中发生翘曲的问题。
半导体器件及其制备方法

[发明专利]屏蔽栅功率器件的制作方法以及屏蔽栅功率器件-CN202211345730.6有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-10-31 - 公布日： 2023-07-21 - 主分类号： H01L21/8234 文献下载
摘要：本申请的实施例提出了一种屏蔽栅功率器件的制作方法和屏蔽栅功率器件。制作方法的步骤包括：提供衬底，衬底的一侧形成有外延片，在外延片上形成深沟槽，其中，深沟槽包括有源区和位于有源区两端的端部；在外延片背离衬底的一侧表面和所述深沟槽的内壁生长场氧化层，并在深沟槽内填充第一多晶硅；在场氧化层背离衬底的一侧形成条形槽，其中，条形槽位于端部，在场氧化层背离衬底的一侧形成阻挡层，且在条形槽中填充阻挡层；去除位于有源区的阻挡层；刻蚀位于有源区的场氧化层，保留位于端部的场氧化层。本实施例能够避免刻蚀液对深沟槽的端部的场氧化层造成的横向侵蚀，以此减少对屏蔽栅功率器件的性能造成影响。
屏蔽功率器件制作方法以及

[发明专利]屏蔽栅功率器件及其制备方法-CN202211505609.5有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-29 - 公布日： 2023-07-21 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种屏蔽栅功率器件及其制备方法。屏蔽栅功率器件包括：半导体层；沟槽，位于半导体层内；空气腔，位于沟槽的底部；屏蔽栅极，位于沟槽内，且位于空气腔上；屏蔽栅极与沟槽的侧壁具有间距，屏蔽栅极的上表面低于沟槽的顶面；栅极，位于沟槽内，且位于屏蔽栅极的上方，与屏蔽栅极及沟槽的侧壁均具有间距；覆盖介质层，位于屏蔽栅极与栅极之间，且覆盖屏蔽栅极裸露的表面。本发明的屏蔽栅功率器件，通过在沟槽的底部形成空气腔，空气腔位于屏蔽栅极的底部，由于空气具有很好的隔离耐压效果，可以显著提高屏蔽栅极底部的击穿电压，器件不容易在沟槽底部被击穿。
屏蔽功率器件及其制备方法