“束庆冉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]Nand Flash的电压控制方法及非易失性存储器-CN201911142939.0在审
发明人：朱长峰;束庆冉 -专利权人：合肥格易集成电路有限公司;北京兆易创新科技股份有限公司;上海格易电子有限公司
申请日： 2019-11-20 - 公布日： 2021-05-21 - 主分类号： G11C16/30 文献下载
摘要：本发明公开了一种Nand Flash的电压控制方法及非易失性存储器。该方法包括：监测到开始对选中存储单元阵列的第一衬底放电时，控制电源给非选中存储单元阵列的第二衬底充电，使所述第二衬底获得第一电压；监测到开始对所述第一衬底充电时，基于所述第一电压对所述第一衬底充电，使所述第一衬底获得第二电压；在所述第二电压的基础上将所述第一衬底充电至目标电压。通过上述技术方案，预先利用电源给第二衬底充电，并在第一衬底需要充电时，利用第二衬底获得的电压给第一衬底充电，解决了直接用电源给第一衬底时速度较慢的问题，提高第一衬底的充电速度，从而提高对选中存储单元阵列擦除操作的速度。
nand flash 电压控制方法非易失性存储器

[发明专利]一种NAND FLASH的数据传输方法、装置及电路-CN201910301314.8有效
发明人： 束庆冉;刘会娟 -专利权人：合肥格易集成电路有限公司;北京兆易创新科技股份有限公司
申请日： 2019-04-15 - 公布日： 2021-05-18 - 主分类号： G11C8/06 文献下载
摘要：本发明实施例提供了一种NAND FLASH的数据传输方法、装置及电路，方法包括：将NAND FLASH中的数据读取至相应的PDL中；对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接；根据译码地址将需要进行数据传输的传输对管和开关管打开；根据传输总线上的差分电压确定传输数据的值。本发明实施例可以极大提高NAND FLASH的数据传输速度，同时可以有效降低NAND FLASH的数据传输功耗。
一种 nand flash 数据传输方法装置电路

[发明专利]包含收发器与控制器的CAN总线节点芯片-CN201611027091.3有效
发明人：赵毅强;解啸天;束庆冉;朱世贤 -专利权人：天津大学
申请日： 2016-11-15 - 公布日： 2019-08-20 - 主分类号： H04L12/40 文献下载
摘要：本发明涉及CAN现场总线领域本发明属，为将CAN总线收发器与CAN总线控制器集成至同一芯片中，实现芯片的小型化设计，简化CAN总线芯片的使用，提高CAN现场总线系统的集成度与可靠性。本发明，包含收发器与控制器的CAN总线节点芯片，由总线收发器模块、CAN总线控制器模块组成，CAN总线控制器模块由内部寄存器、接口管理逻辑、位流处理器、验收滤波器、位时序逻辑以及数据缓冲器组成；总线收发器模块包括两个部分，分别是发送部分和接收部分；发送部分由两个驱动控制模块、非门、两个开关MOS管、分压电阻组成；接收部分由迟滞比较器构成。本发明主要应用于CAN现场总线器件设计制造场合。
包含收发控制器 can 总线节点芯片

[发明专利]一种用于多模零中频接收机的三阶低通Gm-C滤波器-CN201610548817.1有效
发明人：赵毅强;刘银齐;束庆冉 -专利权人：天津大学
申请日： 2016-07-12 - 公布日： 2019-05-14 - 主分类号： H03H11/04 文献下载
摘要：本发明公开了一种用于多模零中频接收机的三阶低通Gm‑C滤波器，包括第一跨导放大器模块、第二跨导放大器模块和8个开关；第一跨导放大器模块和第二跨导放大器模块并联，第一跨导放大器模块包括6个跨导放大器和6个电容模块；第二跨导放大器模块包括6个跨导放大器。当开关控制第一、第二跨导放大器模块断开时，本发明结构的滤波器工作在低频调节模式；当开关控制将第二跨导放大器模块与第一跨导放大器模块模块并联在一起，本发明结构的滤波器工作在高频调节模式。本发明滤波器在截止频率的调节过程中保持电容的最大化，从而最大化了信号噪声比。此外，由于在信号通路上不存在开关，有效地避免了寄生电阻以及开关非线性。
一种用于多模零中频接收机三阶低通 gm 滤波器

[发明专利]基于SOC技术的集成CN总线节点芯片结构-CN201710347600.9在审
发明人： 束庆冉;赵毅强;叶茂;夏显召;胡凯 -专利权人：天津大学
申请日： 2017-05-17 - 公布日： 2017-11-03 - 主分类号： H04L12/40 文献下载
摘要：本发明涉及CAN总线集成电路，为提出集成CN总线节点芯片结构，简化CAN总线通信系统的节点设计，减小CAN总线通信系统设计人员的设计与调试难度，提高系统的稳定性与可靠性。为此，本发明采用的技术方案是，基于SOC技术的集成CN总线节点芯片，由总控制器、CAN总线协议控制器单元、收发电路单元构成，总控制器用于实现对CAN总线协议控制器的寄存器配置并且完成数据的读出与写入；CAN总线协议控制器单元用于实现CAN总线数据链路层内容，包括数据成帧、错误检测和验收滤波；CAN收发电路单元实现CAN总线物理层内容，完成物理总线电平与逻辑电平的转换。本发明主要应用于CAN总线设备设计制造场合。
基于 soc 技术集成 cn 总线节点芯片结构

[发明专利]可编程迟滞比较器-CN201710156445.2在审
发明人： 束庆冉;叶茂;赵毅强;夏显召;朱世贤 -专利权人：天津大学
申请日： 2017-03-16 - 公布日： 2017-07-21 - 主分类号： H03K5/24 文献下载
摘要：本发明涉及电子器件，为实现比较器迟滞窗宽编程可调，提高比较器的灵活性和通用性，根据实际需求调节窗宽，灵活应用到不同环境中。本发明采用的技术方案是，可编程迟滞比较器，结构是，晶体管M8、M9、M10和M11实现电路从差分输入到单端输出的转换，晶体管M5和M14管为电路提供偏置电流，设置的两条反馈通路第一条是通过晶体管M1和M2共源节点的串联电流反馈，表现为负反馈；第二条是M6和M7管的源漏极并联电压反馈，这条反馈通路是正反馈。本发明主要应用于电子器件的设计制造。
可编程迟滞比较

[发明专利]可编程输出摆率的运算放大器-CN201710156414.7在审
发明人： 束庆冉;叶茂;赵毅强;夏显召;解啸天 -专利权人：天津大学
申请日： 2017-03-16 - 公布日： 2017-07-18 - 主分类号： H03F3/45 文献下载
摘要：本发明涉及电子器件，为通过对运放的偏置电流编程可调实现其可编程摆率设计，提高运放的灵活性和通用性。本发明采用的技术方案是，可编程输出摆率的运算放大器，可编程输出摆率的运算放大器，由放大三极管及偏置电路构成，偏置电路中偏置MOS管采用多个MOS管实现，每个MOS管的导通与否取决于其控制开关，不同开关导通组合实现总的偏置电流的改变从而实现运放输出摆率的可编程变化。本发明主要应用于电子器件尤其运算放大器设计制造。
可编程输出运算放大器

[发明专利]一种应用在机载激光雷达中的信号处理系统架构-CN201610851280.6在审
发明人：赵毅强;刘沈丰;薛文佳;周国清;束庆冉;夏显召 -专利权人：天津大学
申请日： 2016-09-26 - 公布日： 2017-03-15 - 主分类号： G01S7/48 文献下载
摘要：本发明公开了一种应用在机载激光雷达中的信号处理系统架构，包括FPGA、PMT探测器和跨阻放大器，PMT探测器将探测到激光回波信号转化成电流信号；光电流经过跨阻放大器转化成模拟电压信号，跨阻放大器输出的模拟电压信号分为A、B和C三路分别进行高增益放大器、中增益放大器和低增益放大器进行放大后再分别通过一ADC转换成数字信号，即为海底ADC输出信号；FPGA接收来自海底ADC输出信号、海陆线扫测高系统的海面数据以及电本振信号，从而实现门控电路的控制以及海底距离的测算。本发明通过PMT探测器与多路ADC并行处理的信号处理架构，根据回波峰值信号处理的需要对信号波形实现局部放大与图形拼接，提高系统精度。
一种应用机载激光雷达中的信号处理系统架构

[发明专利]用于阵列探测器的CMOS单刀多掷开关-CN201510579439.9在审
发明人：赵毅强;胡凯;刘沈丰;束庆冉;王景帅 -专利权人：天津大学
申请日： 2015-09-11 - 公布日： 2015-12-02 - 主分类号： H03K17/693 文献下载
摘要：本发明属于电子开关技术领域。为提高探测器上的本振信号带宽，增加探测器在高频本振信号下的响应度。提高探测器与本振信号间的隔离度，降低阵列探测器通道间的耦合串扰。为此，本发明采取的技术方案是，用于阵列探测器的CMOS单刀多掷开关，包含一个输入端口IN、一个直流电平端口V和多个输出端口OUT；其中，每个输出端口OUT连接一个单刀双掷开关的单端，单刀双掷开关的双端分别与输入端口IN、直流电平端口V相连；直流电平端口V的电压与输出端口OUT的直流电压相同。本发明主要应用于电子开关的设计制造。
用于阵列探测器 cmos 单刀开关

[发明专利]基于锁存型电压灵敏放大器PUF的AES密钥产生结构及方法-CN201410776039.2在审
发明人：赵毅强;何家骥;束庆冉;杨松 -专利权人：天津大学
申请日： 2014-12-15 - 公布日： 2015-04-29 - 主分类号： H04L9/06 文献下载
摘要：本发明公开了一种基于锁存型电压灵敏放大器PUF的AES密钥产生结构，包括核心单元和外围电路，所述核心单元SAPUF结构是一种利用StrongARM型锁存灵敏放大器差分结构作为PUF的结构；所述外围电路包括一个SRAM存储器。SAPUF结构上电后，对其施加正偏压，得到N*N的码值，存储到SRAM中，对SAPUF施加负偏压，同时读取预存在SRAM中的码值，与新码值进行同或比较，将结果写入SRAM中，若结果为1，则选定的SAPUF结构稳定，若结果为0，则结构不稳定，以此作为可靠PUF的地址标记存储下来；对AES密钥产生结构施加零偏压，控制器参照预先存储在SRAM中的可靠PUF的地址，从SAPUF阵列中读取相应数目的码值，作为密钥进行输出。本发明为AES加解密电路提供密钥，保证密钥的唯一性、不可复制性和可靠性。
基于锁存型电压灵敏放大器 puf aes 密钥产生结构方法

[实用新型]基于锁存型电压灵敏放大器PUF的AES密钥产生结构-CN201420795003.4有效
发明人：赵毅强;何家骥;束庆冉;杨松 -专利权人：天津大学
申请日： 2014-12-15 - 公布日： 2015-04-22 - 主分类号： H04L9/06 文献下载
摘要：本实用新型公开了一种基于锁存型电压灵敏放大器PUF的AES密钥产生结构，包括核心单元和外围电路，所述核心单元SAPUF结构是一种利用StrongARM型锁存灵敏放大器差分结构作为PUF的结构；所述外围电路包括一个SRAM存储器。所述StrongARM型锁存灵敏放大器为差分结构，包括七个场效应管:N1、N2、N3、N4、N5、P1和P2管，其中，N3和N4管构成MOS对管，所述N3和N4管的栅极接位线；N5管为使能管，N5管的栅极接使能控制信号EN；N1、N2、P1和P2管构成正反馈的锁存结构，该锁存结构相对于所述的MOS对管为负载；N1、P1管的栅极为放大器的输出端OUT，所述P1、P2管的源极为放大器的电源端。本实用新型为AES加解密电路提供密钥，保证密钥的唯一性、不可复制性和可靠性。
基于锁存型电压灵敏放大器 puf aes 密钥产生结构

1
共 11 条