“李登全”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果32个，建议您升级VIP下载更多相关专利

[发明专利]一种高精度ADC线性度测试方法及系统-CN202310514311.9在审
发明人： 李登全;朱烨昕;朱樟明;沈易;刘术彬 -专利权人：西安电子科技大学
申请日： 2023-05-08 - 公布日： 2023-09-12 - 主分类号： H03M1/10 文献下载
摘要：本发明公开一种高精度ADC线性度测试方法及系统，包括：通过控制信号发生器、电压源、运算器和多路选择器的通道，向ADC输入多个信号差，得到每个信号差的一组输出码位；对预设的两个信号差求和与作差，并对预设的两个信号差的输出码位求和与作差，得到求和与作差结果；根据包含待求解参数的预设分段非线性模型、求和与作差结果和输出码位，确定多元线性方程组；通过求解该方程组得到最优解，根据最优解和预设分段非线性模型，确定ADC的积分非线性误差和微分非线性误差。本发明可计算积分非线性与微分非线性的共模和差模两部分，并可降低对输入信号的精度需求，可大幅缩短测试时间与采样点数；同时系统结构简单，算法运行速度快，应用前景广泛。
一种高精度 adc 线性测试方法系统

[发明专利]一种单周期多位量化逐次逼近型模数转换器-CN202110779975.9有效
发明人：朱樟明;毛恒辉;李登全;刘马良;刘术彬;丁瑞雪 -专利权人：西安电子科技大学
申请日： 2021-07-09 - 公布日： 2023-08-29 - 主分类号： H03M1/46 文献下载
摘要：本发明公开了一种单周期多位量化逐次逼近型模数转换器，包括：第一差分采样保持开关、第二差分采样保持开关、参考电容DAC、信号电容DAC、电压比较器组和逐次逼近逻辑控制电路；电压比较器组包括五个电压比较器，用于在一个周期内进行2.6‑bit/cycle量化并产生五个温度计码。本发明的单周期多位量化逐次逼近型模数转换器可以在一个量化周期内进行多位数字编码的产生，大幅提高模数转换速度，而且采用差分结构的非二进制电容阵列，在量化过程中插入冗余，提高了模数转换的精度。
一种周期量化逐次逼近型模数转换器

[发明专利]一种基于整数权重的非二进制逐次逼近型模数转换器-CN201910866185.7有效
发明人：朱樟明;毛恒辉;李登全;赵磊;丁瑞雪;刘马良 -专利权人：西安电子科技大学
申请日： 2019-09-12 - 公布日： 2023-06-09 - 主分类号： H03M1/46 文献下载
摘要：本发明涉及一种基于整数权重的非二进制逐次逼近型模数转换器，包括：栅压自举开关(1)、可配置电容DAC阵列(2)、电压比较器(3)、异步时钟产生电路(4)、可配置逻辑控制电路(5)、寄存器(6)以及可配置译码器(7)。该模数转换器的可配置电容DAC阵列、可配置逻辑控制电路和可配置译码器可在RES分辨率配置信号的控制下进行电路重构，以满足相应分辨率下的电路要求，实现分辨率的灵活配置；同时，采用非二进制电容DAC阵列，在量化过程中引入冗余，可对量化过程中的误差进行校准，同时减少整体量化时间，从而提高量化速度和精度，因此提高了模数转换器的转换速率和有效位数。
一种基于整数权重二进制逐次逼近型模数转换器

[发明专利]一种基于统计的SAR ADC双比较器失调失配校准方法及电路-CN201911001628.2有效
发明人：朱樟明;毛恒辉;李登全;赵磊;丁瑞雪;刘马良 -专利权人：西安电子科技大学
申请日： 2019-10-21 - 公布日： 2023-06-06 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种基于统计的SAR ADC双比较器失调失配校准方法，包括：采集若干组输出编码；对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；根据所述第一统计结果对所述第一比较器进行校准；根据所述第二统计结果对所述第二比较器进行校准；重复执行上述步骤，直到当前循环次数达到预设循环次数。本发明还公开了一种基于统计的SAR ADC双比较器失调失配校准电路，包括第一计数器、第二计数器以及校准逻辑控制电路。本发明提供的校准方法基于数据统计理论，进行多次循环校准，同时在每个循环中通过分步法对双比较器失调失配逐一进行校准，提高了校准的精度。
一种基于统计 sar adc 比较失调失配校准方法电路

[发明专利]一种部分交织高速逐次逼近-流水线型模数转换器-CN202310079029.2在审
发明人： 李登全;叶栋贤;朱樟明;沈易;刘术彬 -专利权人：西安电子科技大学
申请日： 2023-01-30 - 公布日： 2023-05-30 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种部分交织高速逐次逼近‑流水线型模数转换器，包括多个中间级流水线模块、末级模数转换器和冗余位数字编码电路，中间级流水线模块依次串联，用于采集模拟差分输入信号，并输出量化后的数字码和放大的余差信号，每个中间级流水线模块包括二个子级模数转换器和余差放大器，末级模数转换器与最后一个余差放大器连接，用于接收放大的余差信号并量化输出数字码；冗余位数字编码电路的输入端分别连接于每个子级模数转换器和末级模数转换器，用于接收数字码并转换输出与模拟差分输入信号对应的二进制数字码。本发明通过余差放大器的复用，解决了放大和采样的等待时间问题，在节省硬件开销和电路功耗的同时极大地提高了工作效率。
一种部分交织高速逐次逼近流水线型转换器

[发明专利]流水线逐次逼近型模数转换器、集成电路和电子设备-CN202111407728.2在审
发明人： 李登全;毛恒辉;丁学伟 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2021-11-24 - 公布日： 2023-05-26 - 主分类号： H03M1/20 文献下载
摘要：本发明提供一种流水线逐次逼近型模数转换器、集成电路和电子设备，所述流水线逐次逼近型模数转换器包括：第一级逐次逼近模数转换器、级间增益放大器、第二级逐次逼近模数转换器和数字编码单元。本发明实施例在第二级逐次逼近模数转换器中的第二数模转换器设置增益减半电容，且该增益减半电容的电容值为第二数模转换器中其余电容的电容值之和，这样能够实现两级结构的级间增益减半技术，降低级间增益放大器的增益，而第二级逐次逼近模数转换器的正向参考电压与第一级逐次逼近模数转换器的正向参考电压保持一致，而不发生减半，有效降低功耗和提高转换速度，并且能够适应深亚微米CMOS工艺。
流水线逐次逼近型模数转换器集成电路电子设备

[发明专利]用于超高速时域交织ADC的快速收敛时钟偏差校准方法-CN202110497136.8有效
发明人：朱樟明;赵磊;李登全;刘马良;刘术彬;丁瑞雪 -专利权人：西安电子科技大学
申请日： 2021-05-07 - 公布日： 2023-05-26 - 主分类号： H03M1/10 文献下载
摘要：本发明涉及一种时钟偏差校准装置、方法及超高速时域交织模数转换器，该时钟偏差校准装置包括：N个探测器、校准控制器、N+1个延迟线和采样电容，其中，探测器的第一输入端输入子模数转换器对应的子通道采样信号，第二输入端与采样电容的一端连接，N个探测器的输出端均与校准控制器的输入端连接，校准控制器的输出端与延迟线的第一输入端连接且校准控制器的输出端输出校准控制逻辑，延迟线的第二输入端与时钟分频器的输出端连接，N+1个延迟线均输出采样时钟以形成N个子模数转换器采样时钟和1个参考通道采样时钟。该时钟偏差校准装置对输入信号无特定要求，控制逻辑简单，收敛速度快，可以达到以较小的代价快速校准时钟偏差的目的。
用于超高速时域交织 adc 快速收敛时钟偏差校准方法

[发明专利]单通道高速高精度SAR ADC的数字后台自校准电路结构及方法-CN202011060598.5有效
发明人：朱樟明;梁宇华;郑子瑞;丁瑞雪;刘术彬;李登全 -专利权人：西安电子科技大学
申请日： 2020-09-30 - 公布日： 2023-03-28 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种单通道高速高精度SAR ADC的数字后台自校准电路结构及方法，包括：自举开关模块、电容阵列模块、比较器模块、寄存器模块、SAR逻辑控制模块和数字校准模块，其中，自举开关模块，用来控制输入信号的传输；电容阵列模块，用来获取误差电压，并得到采样信号；比较器模块，用来对不同端采样信号的电压进行比较；寄存器模块，用来存储电容阵列模块的实际权重；SAR逻辑控制模块，用来控制电容阵列模块开关端的电容进行开关切换；数字校准模块，用来对比较器模块的输出结果进行数学运算得到电容阵列模块的误差权重和实际权重。本校准方法有效地校准了高权重位电容的权重值，改善了高权重位电容的建立精度，从而提高了数据转换率。
通道高速高精度 sar adc 数字后台校准电路结构方法

[发明专利]一种单通道高速高精度SAR ADC电路-CN202011060615.5有效
发明人：朱樟明;梁宇华;李常盈;丁瑞雪;刘术彬;李登全 -专利权人：西安电子科技大学
申请日： 2020-09-30 - 公布日： 2023-03-28 - 主分类号： H03M1/46 文献下载
摘要：本发明涉及一种单通道高速高精度SAR ADC电路，包括自举开关模块、电容阵列模块、比较器模块、锁存模块和SAR逻辑控制模块，其中，自举开关模块用来控制VIN输入信号和VIP输入信号的传输；电容阵列模块，用来在自举开关模块导通时，根据采样信号将VIN输入信号和VIP输入信号采样到电容阵列模块上；比较器模块，用来比较VIN采样信号和VIP采样信号的电压，得到VIN输出信号和VIP输出信号，且得到判决结果；锁存模块，用来将若干判决结果进行暂时锁存并统一输出；SAR逻辑控制模块，根据若干判决结果生成电容阵列模块的开关切换方案。该电路结构有效的减小了高权重位电容的电压建立时间，保证了建立精度，提高了SAR ADC的数据转换率。
一种通道高速高精度 sar adc 电路

[发明专利]一种基于电感峰化的超宽带源随保持放大器-CN201911275019.6有效
发明人：朱樟明;赵磊;李登全;毛恒辉;刘马良;刘术彬 -专利权人：西安电子科技大学
申请日： 2019-12-12 - 公布日： 2023-03-21 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种基于电感峰化的超宽带源随保持放大器，包括：第一级驱动电路和第二级采样电路，其中，所述第一级驱动电路根据接收的差分时钟信号对输入信号进行放大并输出第一级放大信号；所述第二级采样电路的输入端连接所述第一级驱动电路的输出端，所述第二级采样电路根据接收的所述差分时钟信号对所述第一级放大信号进行采样并输出第二级采样信号。本发明的基于电感峰化的超宽带源随保持放大器，与传统的采样电路相比，设置有第一级驱动电路，其可以作为输入信号的缓冲，第一级驱动电路中设置有提供峰化功能的电感和源反馈电阻，可以提高采样精度。
一种基于电感宽带保持放大器

[发明专利]一种高速一步多位逐次逼近-流水线混合型模数转换器-CN202110304165.8有效
发明人：朱樟明;赵鑫;李登全;刘马良;刘术彬;丁瑞雪 -专利权人：西安电子科技大学
申请日： 2021-03-22 - 公布日： 2022-12-02 - 主分类号： H03M1/38 文献下载
摘要：本发明涉及一种高速一步多位逐次逼近‑流水线混合型模数转换器，包括：N1(N1≥2)级子流水线结构、至少一个余差放大器和冗余位校正模块，N1级子流水线结构中第一级子流水线结构至第(N1‑1)级子流水线结构均包括一步多位逐次逼近型模数转换器、数模转换器和减法器，N1级子流水线结构中最后一级子流水线结构包括一步多位逐次逼近型模数转换器。该模数转换器中每一级采用一步多位逐次逼近型结构，可以在每个子级的转换周期中转化出多位数字码，提高了传统一步一位的逐次逼近‑流水线模数转器的每一级的转换速率，从而提高了整个模数转换器的转换速度，同时结合逐次逼近‑流水线混合架构的功耗低、复杂度低、线性度高的特点，实现了高性能的模数转换器。
一种高速一步逐次逼近流水线混合型模数转换器

[发明专利]基于粒子群优化的时间交织模数转换器的校准方法及装置-CN202210957219.5在审
发明人： 李登全;王隆盛;朱樟明;沈易;刘术彬 -专利权人：西安电子科技大学
申请日： 2022-08-10 - 公布日： 2022-11-25 - 主分类号： H03M1/10 文献下载
摘要：本发明提供一种基于粒子群优化的时间交织模数转换器的校准方法及装置，该方法包括：获取迭代次数、上一代粒子群速度和上一代粒子群最优位置；接着，将上一代粒子群速度和上一代粒子群最优位置进行迭代计算，获得新迭代次数和新一代粒子群位置；在新迭代次数满足预设迭代次数时，根据上一代粒子群最优位置和新一代粒子群位置，确定全局最优位置，全局最优位置包括上一代粒子群最优位置和新一代粒子群位置中适应度值排序最大的位置信息；将全局最优位置作为TIADC的时钟偏差的大小和方向，通过微分器对TIADC进行时钟偏差的补偿。实现对对任何通道数的TIADC进行时钟校准。
基于粒子优化时间交织转换器校准方法装置

[发明专利]一种时钟校准方法、装置和设备-CN202110247205.X有效
发明人：王毅;王喜瑜;张万春;张哲;翟瑞鑫;张作锋;袁静;李登全;郝维政;赵磊 -专利权人：中兴通讯股份有限公司
申请日： 2021-03-05 - 公布日： 2022-11-08 - 主分类号： H03M3/00 文献下载
摘要：本申请实施例提供一种时钟校准方法、装置和设备，所述时钟校准方法包括：针对交织模数转换器ADC模块中的每个通道，基于当前模拟信号确定所述通道对应的当前数字信号类型；所述当前通道对应的数字信号是当前模拟信号经过该通道对应的ADC后得到的信号；确定该类型的当前数字信号对应的方差；基于所述当前数字信号对应的方差对所述通道对应的单通道ADC进行时钟校准。本申请实施例的技术方案实现利用较少的数据估计出时间误差的大小和方向，方法简单，功耗低。
一种时钟校准方法装置设备

[发明专利]一种应用于高速高精度模数转换器的宽带输入缓冲器-CN202210617349.4在审
发明人： 李登全;封天;朱樟明;沈易;刘术彬 -专利权人：西安电子科技大学
申请日： 2022-06-01 - 公布日： 2022-10-11 - 主分类号： H03M1/06 文献下载
摘要：本发明涉及一种应用于高速高精度模数转换器的宽带输入缓冲器，所述宽带输入缓冲器包括：P管源随器模块、第一电容电阻网络模块、N管源随器模块、第二电容电阻网络模块、电流源模块、电流镜模块。本发明基于P管源随器模块和N管源随器模块的两级缓冲电路结构，采用电流镜模块、补偿电容、电容电阻网络模块等技术改善了线性度，并通过引入运放获得恒定的偏置电流，抑制了非线性，使得缓冲器具有高带宽、大摆幅、高线性度的特点，极大的缓解了采样开关及封装电感上的失真对输入信号的影响，保证了后级模数转换器的精度。
一种应用于高速高精度转换器宽带输入缓冲器

[发明专利]一种高速时域可重构混合型模数转换器-CN202210271022.6在审
发明人：朱樟明;赵鑫;李登全;沈易;刘术彬 -专利权人：西安电子科技大学
申请日： 2022-03-18 - 公布日： 2022-06-28 - 主分类号： H03M1/38 文献下载
摘要：本发明公开了一种高速时域可重构混合型模数转换器，包括：逐次逼近型模数转换器，用于对输入的差分电压信号进行粗量化，得到余量电压信号，同时输出第一数字信号；余量放大器，连接逐次逼近型模数转换器，用于对余量电压信号进行放大；电压‑时间转换器，连接余量放大器，用于将放大后的余量电压信号转换为时间信号；时间‑数字转换器，连接电压‑时间转换器，用于将时间信号转换为第二数字信号；输出模块，连接逐次逼近型模数转换器和时间‑数字转换器，用于将第一数字信号和第二数字信号进行组合，输出数字码信号。本发明提供的高速时域可重构混合型模数转换器，显著降低在低电源电压下电压域高速高精度ADC的设计复杂度，功耗以及面积。
一种高速时域可重构混合型模数转换器

1
2
3
下一页»
尾页
共 32 条