专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果15个,建议您升级VIP下载更多相关专利
  • [发明专利]链路损耗值确认方法、装置及电子设备-CN202210900046.3在审
  • 朱昆昆;刘宜龙 - 联想(北京)信息技术有限公司
  • 2022-07-28 - 2022-10-25 - G06F11/30
  • 本公开提供了一种链路损耗值确认方法、装置、设备及存储介质,包括:基于系统中第一组板卡与各连接器之间的连接关系,以及第二组板卡与各连接器之间的连接关系,确定至少一个分组;和/或,基于系统中第一组板卡中各板卡的网络信息,以及第二组板卡中各板卡的网络信息,确定至少一个分组;基于所述至少一个分组中,各板卡的数据和所述至少一个分组对应的连接器的数据,确定所述至少一个分组对应的至少一条备用链路的损耗值;其中,每一个分组中包括第一组板卡中的一个板卡和第二组板卡中的一个板卡,每一个分组中的板卡不完全相同;所述备用链路包括每一个分组中第一组板卡中的板卡与第二组板卡中的板卡之间的链路。
  • 损耗确认方法装置电子设备
  • [发明专利]一种信息收集方法、装置、电子设备及可读存储介质-CN202210593105.7在审
  • 朱昆昆;刘宜龙 - 联想(北京)信息技术有限公司
  • 2022-05-27 - 2022-08-23 - G06F16/11
  • 本申请公开了一种信息收集方法、装置、电子设备及可读存储介质,该方法包括:获取待收集的多个文件的属性信息,属性信息包括文件名称和生成时间;根据文件名称将多个文件进行分类,确定每类文件的文件数量;根据生成时间确定每类文件的最大生成时间差;在确定每类文件的最大生成时间差、文件数量以及每类文件对应的文件的文件名称满足第一条件的情况下,创建每类文件对应的文件单元,将每类文件对应的文件,移动至该类文件对应的文件单元中,以分类收集多个文件。如此,可以快速、准确地对光绘文件进行分类归档,且实现光绘文件的自动化归档,可以解决光绘文件依靠人工归档费时费力、容易遗漏和错误的问题,提高光绘文件归档的效率和质量。
  • 一种信息收集方法装置电子设备可读存储介质
  • [发明专利]电路板以及电子设备-CN202210599347.7在审
  • 朱昆昆;刘宜龙;陈兵 - 联想(北京)信息技术有限公司
  • 2022-05-30 - 2022-08-23 - H05K1/02
  • 本申请公开了一种电路板以及电子设备,所述电路板包括:基板,所述基板具有相反的第一表面和第二表面;贯穿所述基板的信号孔;位于所述第一表面的表层信号线,所述表层信号线的一端与所述信号孔位于所述第一表面的一端连接,另一端用于连接接口;与所述信号孔连接的薄膜元件,所述薄膜元件至少用于降低对所述信号孔中传输信号的反射或是提高所述传输信号的幅值中的一种。所述电路板中,设置与所述信号孔连接的薄膜元件,用于降低信号孔中传输信号的反射和/或提高所述传输信号的幅值,薄膜元件可以直接制作在电路板的表面或是内部,体积较小,而且制作成本低。
  • 电路板以及电子设备
  • [实用新型]循环时间数字转换器-CN201320653357.0有效
  • 徐江涛;朱昆昆;高静;史再峰;姚素英 - 天津大学
  • 2013-10-22 - 2014-05-21 - H03M1/50
  • 本实用新型涉及微电子学的模拟集成电路设计领域,为进一步增加传统TDC的输入范围,使TDC在较大输入范围下仍能保持线性特性以及降低设计匹配要求,提出一种循环时间数字转换器(Cyclic TDC)。为达到上述目的,本实用新型采用的技术方案是,循环时间数字转换器,输入的两个时间信号差值经过子TDC转换对应的数字码,子TDC转换得到的时间余量再由时间乘2放大器进行放大,放大后的时间余量再由多路选择器再次进入子TDC进行量化,此循环转换过程进行到需要的精度;转换完的数字码通过读出电路进行错位相加,得到的最后数字码由读出电路输出,从而完成时间信号到数字码的转换。本实用新型主要应用于模拟集成电路设计。
  • 循环时间数字转换器
  • [实用新型]应用于TDI-CIS的时域累加器-CN201320646028.3有效
  • 徐江涛;朱昆昆;姚素英;高静;史再峰 - 天津大学
  • 2013-10-18 - 2014-05-21 - H04N5/235
  • 本实用新型涉及微电子学的模拟集成电路设计领域,为消除模拟域电路累加过程中的非理想效应,减小累加器电路的复杂度,降低整体电路的芯片面积和功耗,使累加器电路可应用在低功耗环境中,本实用新型采用的技术方案是,应用于TDI-CIS的时域累加器,包括像素阵列,还包括:采样保持开关S/H,采样开关Sn、VCDL压控延时线、PD相位检测电路、TDC电路、两个D触发器、三个反相器、计数器和寄存器;采用电路采样模拟电压信号和参考电压信号进行转换累加,转换累加的过程在时间域内完成,在完成预期累加级数之后由相位检测器完成累加时间的输出;随后计数器和TDC电路对此时间信号进行量化。本实用新型主要应用于模拟集成电路设计。
  • 应用于tdicis时域累加器
  • [实用新型]宽输入范围电容-比较器型时间放大器-CN201320654251.2有效
  • 徐江涛;朱昆昆;姚素英;史再峰;高静 - 天津大学
  • 2013-10-22 - 2014-05-21 - H03F3/45
  • 本实用新型涉及微电子学的模拟集成电路设计领域,进一步增加传统时间放大器的输入范围,使时间放大器在较大输入范围下仍能保持线性特性以及降低设计要求,提出一种宽输入范围电容-比较器型时间放大器。为达到上述目的,本实用新型采用的技术方案是,宽输入范围电容-比较器型时间放大器,包括:三个D触发器,一个二输入与非门,一个二输入异或门,一个多路选择器,一个开关,一个电容,一个比较器和两个电流源。本实用新型主要应用于时间放大器的设计应用。
  • 输入范围电容比较时间放大器
  • [实用新型]宽输入范围线性电压时间转换器-CN201320653356.6有效
  • 徐江涛;朱昆昆;姚素英;史再峰;高静 - 天津大学
  • 2013-10-22 - 2014-05-21 - H03M1/10
  • 本实用新型涉及微电子学的模拟集成电路设计领域,为进一步增加传统VTC的输入范围,使VTC在较大输入范围下仍能保持线性特性,本实用新型采用的技术方案是,宽输入范围线性电压时间转换器,包括:两个采样开关Sh,两个放电开关Sd,两个采样电容CH或CL和Cref,其中的H代表高,L代表低;两个电流源I和两个比较器Com1和Com2;两个采样开关Sh闭合将输入的两组模拟电压信号由采样电容CH或CL和Cref采样;然后采样开关Sh断开,放电开关Sd闭合,从而完成在特定时间内对采样电容的放电,比较器Com1和Com2通过检测电容两端电压并与比较信号进行比较。
  • 输入范围线性电压时间转换器
  • [发明专利]宽输入范围线性电压时间转换方法及转换器-CN201310500971.8无效
  • 徐江涛;朱昆昆;姚素英;史再峰;高静 - 天津大学
  • 2013-10-22 - 2014-02-05 - H03M1/10
  • 本发明涉及微电子学的模拟集成电路设计领域,为进一步增加传统VTC的输入范围,使VTC在较大输入范围下仍能保持线性特性,本发明采用的技术方案是,宽输入范围线性电压时间转换器,包括:两个采样开关Sh,两个放电开关Sd,两个采样电容CH或CL和Cref,其中的H代表高,L代表低;两个电流源I和两个比较器Com1和Com2;两个采样开关Sh闭合将输入的两组模拟电压信号由采样电容CH或CL和Cref采样;然后采样开关Sh断开,放电开关Sd闭合,从而完成在特定时间内对采样电容的放电,比较器Com1和Com2通过检测电容两端电压并与比较信号进行比较。本发明主要应用于模拟集成电路设计。
  • 输入范围线性电压时间转换方法转换器
  • [发明专利]应用于TDI-CIS的时域累加方法及累加器-CN201310492807.7有效
  • 徐江涛;朱昆昆;姚素英;高静;史再峰 - 天津大学
  • 2013-10-18 - 2014-01-29 - H04N5/235
  • 本发明涉及微电子学的模拟集成电路设计领域,为消除模拟域电路累加过程中的非理想效应,减小累加器电路的复杂度,降低整体电路的芯片面积和功耗,使累加器电路可应用在低功耗环境中,本发明采用的技术方案是,应用于TDI-CIS的时域累加器,包括像素阵列,还包括:采样保持开关S/H,采样开关Sn、VCDL压控延时线、PD相位检测电路、TDC电路、两个D触发器、三个反相器、计数器和寄存器;采用电路采样模拟电压信号和参考电压信号进行转换累加,转换累加的过程在时间域内完成,在完成预期累加级数之后由相位检测器完成累加时间的输出;随后计数器和TDC电路对此时间信号进行量化。本发明主要应用于模拟集成电路设计。
  • 应用于tdicis时域累加方法累加器
  • [发明专利]宽输入范围电容-比较器型时间放大方法与放大器-CN201310499654.9有效
  • 徐江涛;朱昆昆;姚素英;史再峰;高静 - 天津大学
  • 2013-10-22 - 2014-01-22 - H03F1/32
  • 本发明涉及微电子学的模拟集成电路设计领域,为进一步增加传统时间放大器的输入范围,使时间放大器在较大输入范围下仍能保持线性特性以及降低设计要求,提出一种宽输入范围电容-比较器型时间放大器。为达到上述目的,本发明采用的技术方案是,宽输入范围电容-比较器型时间放大器,包括:三个D触发器,一个二输入与非门,一个二输入异或门,一个多路选择器,一个开关,一个电容,一个比较器和两个电流源。宽输入范围电容-比较器型时间放大方法:使输入的两个时间信号经过D触发器、与非门、异或门检测,控制多路选择器对电流源进行控制,比较器通过检测电容两端电压完成输出信号的转换。本发明主要应用于时间放大器的设计制造。
  • 输入范围电容比较时间放大方法放大器
  • [发明专利]循环时间数字转换器-CN201310500095.9有效
  • 徐江涛;朱昆昆;高静;史再峰;姚素英 - 天津大学
  • 2013-10-22 - 2014-01-22 - H03M1/50
  • 本发明涉及微电子学的模拟集成电路设计领域,为进一步增加传统TDC的输入范围,使TDC在较大输入范围下仍能保持线性特性以及降低设计匹配要求,提出一种循环时间数字转换器(Cyclic TDC)。为达到上述目的,本发明采用的技术方案是,循环时间数字转换器,输入的两个时间信号差值经过子TDC转换对应的数字码,子TDC转换得到的时间余量再由时间乘2放大器进行放大,放大后的时间余量再由多路选择器再次进入子TDC进行量化,此循环转换过程进行到需要的精度;转换完的数字码通过读出电路进行错位相加,得到的最后数字码由读出电路输出,从而完成时间信号到数字码的转换。本发明主要应用于模拟集成电路设计。
  • 循环时间数字转换器
  • [发明专利]基于循环时间数字转换器的时域ADC-CN201310499790.8有效
  • 徐江涛;朱昆昆;高静;史再峰;姚素英 - 天津大学
  • 2013-10-22 - 2014-01-22 - H03M1/12
  • 本发明涉及微电子学的模拟集成电路设计领域,为进一步增加传统时域ADC的输入范围和线性度并降低延时匹配误差,本发明采用的技术方案是,基于循环时间数字转换器的时域ADC,由三部分电路模块构成,电路模块一为电压时间转换器VTC:两个采样开关Sh,两个放电开关Sd,两个采样电容CH或CL与Cref,两个电流源I和两个比较器Com1和Com2;第一个采样开关Sh的一端接模拟输入VH或VL,另一端接采样电容CH或CL的一端和第一个放电开关Sd的一端。采样电容CH或CL的另一端接地,本发明主要应用于模拟集成电路设计。
  • 基于循环时间数字转换器时域adc
  • [发明专利]一种结合TDC的循环模数转换器-CN201310062279.1有效
  • 徐江涛;朱昆昆;高静;姚素英;史再峰 - 天津大学
  • 2013-02-27 - 2013-06-26 - H03M1/12
  • 一种结合TDC的循环模数转换器,是将采样的模拟电压信号进行两步转换的循环模数转换器,包括有:循环模数转换单元,所述的循环模数转换单元进行第一步数据转换,将采样的模拟电压信号进行量化后得到最高有效位,并将余差电压送入时间数字转换单元;时间数字转换单元,所述的时间数字转换单元进行第二步数据转换,将所述的余差电压转换为时间信号,并分别得到第一低位有效位和第二低位有效位,将第一低位有效位和第二低位有效位相加从而完成两步转换。本发明在提升转换速率、保证转换精度的同时节省了功耗,实现了对模拟信号的量化,满足了实际应用中的需要。与传统单一电路模块相比降低了对子电路的要求,在版图上更加易于实现。
  • 一种结合tdc循环转换器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top