“景硕科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果50个，建议您升级VIP下载更多相关专利

[发明专利]利用补强框制作电路板的方法-CN202010578348.4有效
发明人：李安堂;林定皓;张乔政 -专利权人： 景硕科技股份有限公司
申请日： 2020-06-23 - 公布日： 2023-06-20 - 主分类号： H05K1/02 文献下载
摘要：本发明提供一种利用补强框制作电路板的方法，包含有以下步骤：提供包含有相对的一第一表面及一第二表面的一基板，且该基板的第一表面设置有一第一金属层；形成一第一补强框于该第一金属层；形成一第一胶片层于该第一金属层及该第一补强框；形成一第一线路层于该第一胶片层。由于该利用补强框制作电路板的方法，为在该基板中形成有该第一补强框，通过该第一补强框强化该基板的强度，避免该基板或该第一线路层破损，以提高电路板生产的良率与效率。
利用补强框制作电路板方法

[发明专利]起膜机构-CN201811609196.9有效
发明人：廖士贤;范振盈;江炜晨 -专利权人： 景硕科技股份有限公司
申请日： 2018-12-27 - 公布日： 2022-05-24 - 主分类号： B65B69/00 文献下载
摘要：一种起膜机构包含振动组件、控制组件、基座、及共振板。控制组件适于驱动振动组件产生一超音震波。共振板具有多个孔洞，且共振板在一预定空间内浮动连接基座，适于承接一传导震波并产生一振动。
机构

[发明专利]具磁感应线圈及软板的增层载板结构-CN201910481697.1有效
发明人：林定皓;张乔政;林宜侬 -专利权人： 景硕科技股份有限公司
申请日： 2016-02-02 - 公布日： 2022-04-15 - 主分类号： H05K1/14 文献下载
摘要：本发明为一种具磁感应线圈及软板的增层载板结构，包括具可堆栈、模块化特性的至少一第一增层体、至少一第二增层体及/或至少一第三增层体，且每个增层体之间以电气绝缘的披覆层隔离，并具有配置成相互对齐的中间孔洞，且包含多个软板，而每个软板包埋多个磁感应线圈，围绕在中间孔洞周围，并利用连接垫而电气连接。因此，本发明中任意数目的第一增层体、第二增层体、第三增层体很容易以任意次序堆栈，使得整体增层载板结构所包含的多个磁感应线圈提供可加成的磁感应，进而大幅加强增层体的磁感应功效。
感应线圈增层载板结

[发明专利]生产线编码处理系统与方法-CN201910349334.2有效
发明人：李世富;徐嘉阳 -专利权人： 景硕科技股份有限公司
申请日： 2019-04-28 - 公布日： 2022-04-12 - 主分类号： G01C21/00 文献下载
摘要：本发明是关于一种生产线编码处理系统与方法，生产线编码处理系统包括读取模块、定位模块与印制模块。读取模块产生编码读取数据，其中，读取模块用以读取多层基板的内层编码且根据内层编码产生所述编码读取数据。定位模块产生编码定位数据，且编码定位数据对应于编码读取数据，其中，定位模块用以撷取多层基板的基板影像并解析基板影像以产生编码定位数据，且编码定位数据对应于多层基板的外表面的预定位置。印制模块印制外层编码，且外层编码对应于内层编码，其中，印制模块根据编码定位数据于预定位置印制外层编码。
生产线编码处理系统方法

[发明专利]可做电性测试的多层电路板-CN202011014991.0有效
发明人：刘景宽;王招龙;张硕训;吕育德;张金喜 -专利权人： 景硕科技股份有限公司
申请日： 2017-11-30 - 公布日： 2022-01-14 - 主分类号： H05K1/02 文献下载
摘要：本发明的可做电性测试的多层电路板包含金属制的出货载板、底层电路结构、导电止蚀层及多层电路结构。底层电路结构重叠于出货载板上，导电止蚀层设置于底介电层上，多层电路结构重叠于底层电路结构上，多层电路结构的顶层电路经由多层电路结构的内层电路及底层电路结构的底层电路与导电止蚀层电连接，出货载板及底层电路结构的底介电层暴露出导电止蚀层。所述多层电路板于封装前，能先进行电性测试以得知是否可正常工作，从而降低找寻封装后所获得的电子元件电性不佳的原因所需耗费的成本，且可有利于划分电子元件电性不佳的责任。
可做电性测试多层电路板

[发明专利]可做电性测试的多层电路板及其制法-CN201711236721.2有效
发明人：刘景宽;王招龙;张硕训;吕育德;张金喜 -专利权人： 景硕科技股份有限公司
申请日： 2017-11-30 - 公布日： 2021-04-13 - 主分类号： H05K1/02 文献下载
摘要：本发明的可做电性测试的多层电路板包含金属制的出货载板、底层电路结构、导电止蚀层及多层电路结构。底层电路结构重叠于出货载板上，导电止蚀层设置于底介电层上，多层电路结构重叠于底层电路结构上，多层电路结构的顶层电路经由多层电路结构的内层电路及底层电路结构的底层电路与导电止蚀层电连接，出货载板及底层电路结构的底介电层暴露出导电止蚀层。所述多层电路板于封装前，能先进行电性测试以得知是否可正常工作，从而降低找寻封装后所获得的电子元件电性不佳的原因所需耗费的成本，且可有利于划分电子元件电性不佳的责任。
可做电性测试多层电路板及其制法

[发明专利]可做电性测试的多层电路板及其制法-CN201711236767.4有效
发明人：刘景宽;王招龙;张硕训;吕育德;张金喜 -专利权人： 景硕科技股份有限公司
申请日： 2017-11-30 - 公布日： 2021-04-13 - 主分类号： H05K1/02 文献下载
摘要：本发明的可做电性测试的多层电路板包含图案化金属接口层、金属制的出货载板、电连接层、导电止蚀层、底介电层及多层电路结构。多层电路结构经由底介电层设置于出货载板上，多层电路结构的顶层电路经由多层电路结构的底层电路、电连接层与导电止蚀层电连接，且出货载板与图案化金属接口层暴露出导电止蚀层。所述多层电路板于封装前，能先进行电性测试以得知所述多层电路板是否可正常工作，从而降低找寻封装后所获得的电子元件电性不佳的原因所需耗费的成本，且可有利于划分电子元件电性不佳的责任。
可做电性测试多层电路板及其制法

[发明专利]撕膜机构-CN201711382225.8有效
发明人：王上棋;叶雲瀚;吴权邦 -专利权人： 景硕科技股份有限公司
申请日： 2017-12-20 - 公布日： 2020-12-11 - 主分类号： H05K3/00 文献下载
摘要：一种撕膜机构适于撕除一薄膜，该薄膜位于表面具有一裸露区的基板。该撕膜机构包含敲击构件、连动构件和控制组件。该连动构件连接该敲击构件。该控制组件驱动该连动构件而使该敲击构件敲击多个位置，该等位置位于该薄膜与该裸露区的邻接处。
机构

[发明专利]撕箔机构-CN201711405335.1有效
发明人：王上棋;叶雲瀚;吴权邦 -专利权人： 景硕科技股份有限公司
申请日： 2017-12-22 - 公布日： 2020-11-13 - 主分类号： B32B38/10 文献下载
摘要：一种撕箔机构适于撕除一位于基板上之一箔膜，撕箔机构包含起箔元件、连动构件、控制组件。控制组件驱动连动构件而使起箔元件以一运动路径运动，起箔元件于该运动路径运动时，起箔元件的起箔面系以一初始角度接触基板的一角落、接着朝一进给方向位移一第一进给量、续该起箔面朝上Z及朝该基板方向位移一第二进给量且该第一进给角缩小。
机构

[发明专利]多层电路板及其制作方法-CN201610879476.6有效
发明人：林定皓;张乔政;林宜侬 -专利权人： 景硕科技股份有限公司
申请日： 2016-10-09 - 公布日： 2020-09-04 - 主分类号： H05K1/02 文献下载
摘要：本发明提供一种多层电路板及其制作方法，多层电路板的制作方法包含步骤：分别形成一第一电路板与一第二电路板，其中该第一电路板包含一第一线路图案层、一第一介电层与设置于该第一介电层内的一第一导电块，该第二电路板包含一第二线路图案层、一第二介电层与设置于该第二介电层内的一第二导电块；在该第一电路板的该第一线路图案层上形成复数个锡球；在该第二电路板的该第二线路图案层上形成复数个导电柱；压合固定该第一电路板与该第二电路板，使该复数个锡球与该复数个导电柱对应结合。借由多个导电柱，降低多个锡球的使用量，进而降低在压合多层电路板压合时发生溢锡问题。
多层电路板及其制作方法

[发明专利]薄膜分离机构-CN201910349089.5在审
发明人：李世富;廖士贤;江炜晨;范振盈 -专利权人： 景硕科技股份有限公司
申请日： 2019-04-28 - 公布日： 2020-08-07 - 主分类号： H05K3/00 文献下载
摘要：薄膜分离机构适于具有至少一薄膜的附加电路板。薄膜分离机构包含起膜构件、吹气构件、气压构件、及控制组件。起膜构件用以将薄膜的角部从附加电路板上分离。吹气构件具有喷嘴，喷嘴在分离的薄膜角部及附加电路板间的间隙输送气体。于气体从相对于分离的薄膜角部的对角流出时，薄膜的其余部分从附加电路板分离。气压构件被驱动时，输送气体至喷嘴。控制组件适于驱动起膜构件分离位于附加电路板上的薄膜的角部，及驱动气压构件输送气体从喷嘴流出。
薄膜分离机构

[发明专利]易于测试的多层电路板-CN201610149115.6有效
发明人：林定皓;张乔政;林宜侬 -专利权人： 景硕科技股份有限公司
申请日： 2016-03-16 - 公布日： 2020-01-03 - 主分类号： H05K1/11 文献下载
摘要：本发明提出了一种易于测试的多层电路板，包含有一第一电路板、多个导电块、一第二电路板、多个导电凹槽、一绝缘层；该第一电路板设有一第一布线层，该些导电块设置于该第一电路板并与该第一布线层电连接，该第二电路板朝向该第一电路板的表面设有一第二布线层，该些导电凹槽形成于该第二电路板的表面，且该些导电凹槽内设有一导电层，该导电层与该第二布线层电连接，该些导电块设置于该些导电凹槽内时，该第一布线层与该第二布线层经由该些导电块与该导电层电连接，而该绝缘层位于该第一布线层与该第二布线层间，避免两者短路，该第二电路板可分离于该第一电路板，以单独测试该第二布线层，用以提升良品率。
易于测试多层电路板

[发明专利]高测试密度的电路测试板-CN201610156896.1有效
发明人：林定皓;张乔政;林宜侬 -专利权人： 景硕科技股份有限公司
申请日： 2016-03-18 - 公布日： 2019-09-24 - 主分类号： G01R31/28 文献下载
摘要：本发明提供一种高测试密度的电路测试板，包含有一基板、一第一绝缘层、一布线层、一第二绝缘层、多个导电锥，该基板的下、上表面分别设有多个下电极及多个上电极，该些下电极与该些上电极分别电连接；该基板的上表面设置该第一绝缘层，于该第一绝缘层形成该布线层并通过至少一第一连接件电连接部分该些上电极，该第二绝缘层设置于该第一绝缘层，该些导电锥以矩阵排列形成于该第二绝缘层并通过至少一第二连接件电连接该布线层，利用该布线层、该第一连接件、该第二连接件的线路布置，提供电测电力至部分的导电锥，通过该些导电锥的排列提升电测密度。
测试密度电路

[发明专利]抗电磁干扰的屏蔽装置及其制作方法-CN201710149915.2有效
发明人：林定皓;张乔政;贾咏麟 -专利权人： 景硕科技股份有限公司
申请日： 2017-03-14 - 公布日： 2019-08-16 - 主分类号： H05K9/00 文献下载
摘要：本发明提供一种抗电磁干扰的屏蔽装置及其制作方法，该屏蔽装置包含有一第一基板及一第二基板，第一基板表面形成有一第一屏蔽层，并形成有至少一第一贯孔，而第二基板设置于至少一第一贯孔的开口，且第二基板表面形成有一第二屏蔽层。第一基板与第二基板之间设置有导电膏，以电连接第一屏蔽层及第二屏蔽层，且导电膏上依序形成有一屏蔽层、一防锈层及一保护层。当屏蔽装置设置于电路板上时，能通过表面焊接直接焊接在电路板的焊垫，如此一来，便可稳固地固接，且与电路板表面间没有空隙，提供更佳的抗电磁干扰功能。
第二基板屏蔽装置第一基板电路板第二屏蔽层第一屏蔽层抗电磁干扰表面形成导电膏贯孔抗电磁干扰功能电路板表面表面焊接直接焊接保护层电连接防锈层屏蔽层固接焊垫制作开口稳固

[发明专利]双层电路板及其制作方法-CN201610148889.7有效
发明人：林定皓;张乔政;林宜侬 -专利权人： 景硕科技股份有限公司
申请日： 2016-03-16 - 公布日： 2019-08-09 - 主分类号： H05K1/11 文献下载
摘要：本发明是一种双层电路板及其制作方法，该双层电路板包含有一双层基材，其上表面设置有一第一层线路，且其下表面设置有一第二层线路，而该双层电路板还包含有至少一导通柱，该至少一导通柱由该双层基材包覆，该至少一导通柱的一端设置于且露出该双层基材的上表面，以与该第二层线路电连接，而该至少一导通柱的另一端与该第一层线路电连接。由于该至少一导通柱的一端露出该双层基材的上表面，因此，该第二线路在对应该导通柱处也就不会有凹陷的情形产生，因而提高该多层电路板的良品率。
双层电路板及其制作方法

1
2
3
4
下一页»
尾页
共 50 条