“早川崇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]接触焊盘的制造方法及使用该方法的半导体装置的制造方法、以及半导体装置-CN201880016477.5有效
发明人：八田浩一;早川崇;岩下光秋;田中崇 -专利权人：东京毅力科创株式会社
申请日： 2018-02-27 - 公布日： 2023-06-27 - 主分类号： H10B43/50 文献下载
摘要：包括以构成阶梯形状的方式对在绝缘层上形成有布线层的配对层进行层叠，向构成所述阶梯形状的台阶部分的露出的所述布线层的上表面供给催化剂溶液以选择性地进行催化剂处理的步骤；以及对进行了该催化剂处理的所述布线层的上表面进行无电解镀覆，使金属层选择性生长的步骤。
接触制造方法使用半导体装置以及

[发明专利]半导体装置的制造方法、半导体制造装置和系统-CN202180029630.X在审
发明人：上田博一;岩下光秋;梅下尚己;饭塚洋二;早川崇;关口贤治;秋山浩二 -专利权人：东京毅力科创株式会社
申请日： 2021-04-20 - 公布日： 2022-12-06 - 主分类号： H01L21/304 文献下载
摘要：本公开的一方式涉及的半导体装置的制造方法具有下述工序：在基板上涂布包含离子液体的液体材料以形成保护膜的工序；将形成有上述保护膜的上述基板进行大气输送的工序；以及从被大气输送的上述基板除去上述保护膜的工序。
半导体装置制造方法系统

[发明专利]半导体装置的制造方法、真空处理装置及基板处理装置-CN201710600407.1有效
发明人：八田浩一;早川崇;奥野洋;新纳礼二;桥本浩幸;山口达也 -专利权人：东京毅力科创株式会社
申请日： 2017-07-21 - 公布日： 2022-01-28 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及半导体装置的制造方法、真空处理装置及基板处理装置。在对用于蚀刻形成于基板的被蚀刻膜的掩模进行了该蚀刻后，以简易的方法以抑制被蚀刻膜的损伤的方式去除。实施如下工序：向形成有被蚀刻膜(20)的基板(晶圆W)的表面供给聚合用的原料，形成由具有脲键的聚合物形成的掩模用膜(23)的工序；在前述掩模用膜(23)形成蚀刻用的图案(28)的工序；接着使用前述图案(28)利用处理气体对前述被蚀刻膜(20)进行蚀刻的工序，其后，对前述基板进行加热而将前述聚合物解聚，将前述掩模用膜(23)去除的工序。
半导体装置制造方法真空处理

[发明专利]半导体装置的制造方法-CN201180041390.1无效
发明人： 早川崇;原谦一;田中崇 -专利权人：东京毅力科创株式会社
申请日： 2011-07-29 - 公布日： 2013-05-01 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及的半导体装置的制造方法具备：在Cu隔离膜（100）上形成铜膜（101）的工序；在铜膜（101）上形成掩模件（102）的工序；将掩模件（102）用作掩模，将铜膜（101）各向异性地蚀刻至Cu隔离膜（100）露出的工序；和将掩模件（102）去除后，在被各向异性地蚀刻了的铜膜（101）上，采用利用了对铜膜（101）具有催化作用、对Cu隔离膜（100）没有催化作用的选择析出现象的无电镀法，形成含有抑制铜扩散的物质的镀膜（104）的工序。
半导体装置制造方法

[发明专利]蚀刻方法和蚀刻装置-CN201180041358.3无效
发明人：原谦一;早川崇 -专利权人：东京毅力科创株式会社
申请日： 2011-07-29 - 公布日： 2013-04-24 - 主分类号： H01L21/302 文献下载
摘要：本发明具备将表面上形成有掩模材料（102）的铜膜（101）的周围设为有机化合物气体（22）气氛的工序和在有机化合物气体（22）气氛中，将掩模材料（102）作为掩模，对铜膜（101）照射氧离子（6）而各向异性蚀刻铜膜（101）的工序。
蚀刻方法装置

[发明专利]图案形成方法、半导体装置的制造方法以及制造装置-CN200910006951.9无效
发明人：八重樫英民;志村悟;早川崇 -专利权人：东京毅力科创株式会社
申请日： 2009-02-13 - 公布日： 2009-08-19 - 主分类号： H01L21/027 文献下载
摘要：本发明提供一种图案形成方法、半导体装置的制造方法以及制造装置，不需要第2次曝光工序，就能高精度地形成比曝光边界更细的微细图案，与现有技术相比简化了工序和降低了半导体装置的制造成本。该图案形成方法是形成成为掩膜的图案的方法，包括：形成第1图案(105)的工序；修整第1图案(105)的宽度的工序；在第1图案(105)的表面上形成边界层(106)的工序；在边界层(106)的表面上形成第2掩膜材料层(107)的工序；为了使边界层(106)的顶部露出而除去第2掩膜材料层(107)的一部分的工序；蚀刻边界层(106)而露出第1图案(105)，并且形成在上部具有第2掩膜材料层(107)的第2图案的工序。
图案形成方法半导体装置制造以及