“戴瑾”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果330个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体器件及其制造方法、电子设备-CN202310986429.1有效
发明人：刘朝;戴瑾 -专利权人：北京超弦存储器研究院
申请日： 2023-08-08 - 公布日： 2023-10-27 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件及其制造方法、电子设备，半导体器件包括：多个晶体管，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿所述不同层沿着垂直衬底方向延伸；所述晶体管包括第一电极，栅极绝缘层，环绕所述字线侧壁的半导体层，设置在所述半导体层和所述栅极绝缘层的侧壁之间的保护层；第一电极设置在半导体层的第一凹槽内。本实施例提供的方案，第一电极设置在半导体层的第一凹槽内，在制造过程中可以使用易于刻蚀的膜层占据导电薄膜所在的膜层，使得刻蚀更易控制，且便于在不改变工艺的情况下，更换不同的导电薄膜作为第一电极，有利于器件的迭代更新。
一种半导体器件及其制造方法电子设备

[发明专利]一种半导体器件及其制造方法、电子设备-CN202311000832.9有效
发明人：桂文华;艾学正;王桂磊;戴瑾;王祥升 -专利权人：北京超弦存储器研究院
申请日： 2023-08-10 - 公布日： 2023-10-27 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件及其制造方法、电子设备，涉及半导体技术领域的器件设计及其制造，半导体器件包括：垂直于衬底方向分布的多个存储单元，所述多个存储单元包括：多个晶体管和电容器，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿不同层沿着垂直衬底方向延伸；晶体管包括第一源/漏电极、第二源/漏电极和环绕字线侧壁的半导体层；沿着垂直衬底的方向交替分布的第一绝缘层和导电层，贯穿不同层的至少一个第一孔；电容器的第二极包括设置在第一极上设置的第一孔内的内电极。本实施例提供的半导体器件，第二极设置在贯穿第一极的第一孔内，有利于减小器件面积，增大器件密度。
一种半导体器件及其制造方法电子设备

[发明专利]半导体器件及电子设备-CN202311138443.2在审
发明人：王祥升;李庚霏;戴瑾;刘铭旭;王桂磊;赵超 -专利权人：北京超弦存储器研究院
申请日： 2023-09-05 - 公布日： 2023-10-10 - 主分类号： G11C5/06 文献下载
摘要：本申请实施例提供了一种半导体器件及电子设备。该半导体器件包括：衬底以及设置在衬底一侧的存储部、走线部和外围电路部，在垂直于衬底的方向上，存储部、走线部和外围电路部的位置不同；存储部包括至少两个子存储阵列，至少两个子存储阵列沿平行于衬底的第一方向依次排布；子存储阵列包括至少一个存储单元，存储单元包括晶体管；走线部包括至少一个共享字线；至少两个子存储阵列中，位于不同子存储阵列的存储单元的晶体管的栅极与同一共享字线电连接，共享字线与外围电路部连接。本申请实施例通过共享字线方式，可以大幅减少走线和降低外围电路面积，不占用多余面积，提高器件密度和集成度。
半导体器件电子设备

[发明专利]存储器的行译码器-CN201910960358.1有效
发明人：戴瑾;何伟伟;吕玉鑫;叶力 -专利权人：上海磁宇信息科技有限公司
申请日： 2019-10-10 - 公布日： 2023-10-03 - 主分类号： G11C8/10 文献下载
摘要：本申请提供一种存储器的行译码器，其主要结构在于，选择译码器、前置译码器与主译码器为多对多译码器结构，选择译码器与前置译码器受控于放电信号控制线以进行选址信号的输出或清除，驱动模块设置于选择译码器的输出端以调节所有字线驱动电路的选址与读/写控制电位，其各个输出连接对应字线驱动电路。通过选择译码器、前置译码器与主译码器依据输出选址信号，结合驱动模块转换读/写操作电位，及延迟模块协调多个信号传输电路的信号延迟，在缩减组件架构的行译码器结构下，实现字线驱动电路对字线数据的选择和控制。此行译码器具有结构简单、制造成本低、可靠性高等优点。
存储器译码器

[发明专利]具有ECC功能的MRAM系统及其操作方法-CN201910678832.1有效
发明人：戴瑾;夏文斌 -专利权人：上海磁宇信息科技有限公司
申请日： 2019-07-25 - 公布日： 2023-10-03 - 主分类号： G11C11/16 文献下载
摘要：本发明公开了一种具有ECC功能的MRAM系统，包括MRAM、ECC电路和寄存器组，寄存器组设置在MRAM和ECC电路之间，并与MRAM和ECC电路电连接，寄存器组，用于从MRAM读出数据，并将读出数据存入寄存器组中；ECC电路，用于与寄存器组同时从MRAM读出数据；在MRAM写回数据时，用于将写回数据与存入寄存器组中的数据进行比较，对数据错误进行检查和矫正。本发明能够在进行写操作的同时检测被写入比特的状态、MRAM可靠性高、降低写功耗并且对芯片速度、设计复杂性没有影响。
具有 ecc 功能 mram 系统及其操作方法

[发明专利]一种使用参考电压的MRAM读出电路-CN201810054203.7有效
发明人：戴瑾 -专利权人：上海磁宇信息科技有限公司
申请日： 2018-01-19 - 公布日： 2023-10-03 - 主分类号： G11C11/16 文献下载
摘要：本发明公开了一种使用参考电压的MRAM读出电路，包括参考电压产生器、参考电阻组合和比较器；其中，参考电压产生器用于对每一个MRAM芯片进行产线测试时设定参考电压；参考电阻组合由多个相同的参考电阻组成，每一个所述参考电阻的一端与一个存储单元x串联，比较器通过比较参考电压产生器输出B点和参考电阻与存储单元连接点Ax两点之间的电压差来决定存储单元x是在P状态还是AP状态。本发明公开的读出电路的功耗只是传统电路的20％左右，并且不需要再使用占很大芯片面积的参考单元，节省了成本。
一种使用参考电压 mram 读出电路

[实用新型]一种装备新型杯盖的方便堆叠的儿童保温杯-CN202320574942.5有效
发明人：王翔;戴瑾 -专利权人：浙江戴安日用品有限公司
申请日： 2023-03-22 - 公布日： 2023-09-26 - 主分类号： A47G19/22 文献下载
摘要：本实用新型公开了一种装备新型杯盖的方便堆叠的儿童保温杯，包含杯体、杯盖，杯盖设置有翻片盖，翻片盖可以固定在杯盖上，翻片盖覆材为硅胶材料，杯体底面可以设置在翻片盖与杯盖构成的内廓内。本实用新型通过设置与杯体底面配合堆叠的杯盖实现了儿童保温杯的堆叠设计，提供了一种装备新型杯盖的方便堆叠的儿童保温杯，解决了现有的儿童保温杯的设计不适合堆叠放置的问题。
一种装备新型杯盖方便堆叠儿童保温杯

[发明专利]一种使用接地哑元的MRAM芯片-CN201711251087.X有效
发明人：戴瑾;陈俊 -专利权人：上海磁宇信息科技有限公司
申请日： 2017-12-01 - 公布日： 2023-09-22 - 主分类号： H10B61/00 文献下载
摘要：本发明公开了一种使用接地哑元的MRAM芯片，包括MRAM芯片本体和接地哑元，所述接地哑元包括哑元和通孔，所述哑元通过所述通孔接地。所述接地哑元至少有两个，当多个MRAM芯片排列成MRAM芯阵列时，所述接地哑元等间隔的插入所述MRAM芯片阵列空隙中。本发明公开的MRAM芯片通过接地哑元，改善了哑元的沉积蚀刻效果，以此消除天线效应带来的差别，获得更高的工艺质量和更高的良率。
一种使用接地 mram 芯片

[发明专利]3D堆叠的半导体器件及其制造方法、3D存储器、电子设备-CN202310080910.4在审
发明人：桂文华;王祥升;戴瑾;王桂磊;艾学正;毛淑娟;于伟 -专利权人：北京超弦存储器研究院
申请日： 2023-02-08 - 公布日： 2023-09-15 - 主分类号： H10B12/00 文献下载
摘要：一种3D堆叠的半导体器件及其制造方法、3D存储器、电子设备，所述3D堆叠的半导体器件包括多个晶体管和字线；多个晶体管分布于不同层、沿着垂直于衬底的方向堆叠且周期性分布，晶体管包括栅电极、环绕栅电极侧壁的半导体层、设置在栅电极的侧壁与半导体层之间的栅极绝缘层，栅电极沿着垂直于衬底的方向延伸，每个晶体管的栅电极为字线的一部分，多个晶体管的多个半导体层间隔设置并断开；字线贯穿不同层，包括字线本体和设置在字线本体上的凸起，字线本体沿着垂直于衬底的方向延伸，字线的凸起延伸到间隔设置的半导体层之间；多个半导体层分布在字线本体侧壁的不同区域。本实施例提供的方案，可以减小或消除刻蚀工艺对沟道的影响。
堆叠半导体器件及其制造方法存储器电子设备

[发明专利]一种3D堆叠的半导体器件及其制造方法、电子设备-CN202310118760.1有效
发明人：艾学正;王祥升;王桂磊;戴瑾;赵超;桂文华 -专利权人：北京超弦存储器研究院
申请日： 2023-01-30 - 公布日： 2023-09-05 - 主分类号： H10B12/00 文献下载
摘要：一种3D堆叠的半导体器件及其制造方法、电子设备，所述3D堆叠的半导体器件包括：多个晶体管，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿所述不同层的所述晶体管；与所述多个晶体管分别对应的多个保护层；其中，晶体管包括环绕字线侧壁的半导体层，设置在字线的侧壁和半导体层之间的栅极绝缘层；所述多个晶体管的多个半导体层在所述字线延伸的方向上间隔设置；每个所述保护层分别环绕并覆盖对应的半导体层的外侧壁，相邻两个保护层之间断开。本实施例提供的3D堆叠的半导体器件，半导体层间隔设置，可以消除寄生晶体管，另外，通过设置保护层，在制备3D堆叠的半导体器件时，可以避免半导体层损坏，提高器件沟道材料的可靠性和稳定性。
一种堆叠半导体器件及其制造方法电子设备

[发明专利]一种处方用药审核方法、装置、设备及存储介质-CN202310918210.8在审
发明人：胡加学;刘雅婧;戴瑾;赵景鹤;贺志阳;鹿晓亮;刘权;魏思;王士进;刘聪;胡国平 -专利权人：讯飞医疗科技股份有限公司
申请日： 2023-07-25 - 公布日： 2023-08-22 - 主分类号： G16H20/10 文献下载
摘要：本申请公开了一种处方用药审核方法、装置、设备及存储介质，本申请预先配置了药品知识库用于存储医学领域药品相关知识信息，对于待审核的病例‑处方数据，在知识库中检索相关的药品知识集合，进而调用第一生成式语言模型对药品知识集合进行处理，得到处理后药品知识集合，之后调用第二生成式语言模型，基于该病例‑处方数据及处理后药品知识集合，生成处方用药审核结果。本申请可以充分借助生成式语言模型的文本生成和推理能力，实现对药品知识集合的精简及整合，之后可以基于整合后药品知识集合推理病例‑处方数据中的用药合理性。审核结果可以提供给医生供参考，提高了用药审核速度及质量，同时节省了专业医生的人力、降低了专业医生的负担。
一种处方用药审核方法装置设备存储介质

[发明专利]一种使用MRAM的存储装置-CN201810519976.8有效
发明人：戴瑾 -专利权人：上海磁宇信息科技有限公司
申请日： 2018-05-28 - 公布日： 2023-08-01 - 主分类号： G06F12/02 文献下载
摘要：本发明提供了一种使用MRAM的存储装置，包括主存储器、主控制器、第一辅助存储器，主控制器内集成第二辅助存储器和搜索加速器；第一辅助存储器和第二辅助存储器都是非易失的随机读写存储器，搜索加速器用于控制内容寻址操作以便加速搜索第二辅助存储器中的数据。主存储器选用NAND闪存，第一辅助存储器是独立的MRAM芯片，第二辅助存储器是MRAM。主控制器内集成的第二辅助存储器分成多个存储空间，主控制器内集成多个搜索加速器，每个搜索加速器负责检索一个存储空间。本发明提出的这种使用在控制芯片内置MRAM、外置MRAM与闪存的混合式存储装置，是一个费效比很高的存储解决方案。
一种使用 mram 存储装置

[发明专利]一种CXL内存模组、内存数据的置换方法及计算机系统-CN202310266121.X在审
发明人：戴瑾 -专利权人：北京超弦存储器研究院
申请日： 2023-03-17 - 公布日： 2023-07-21 - 主分类号： G06F3/06 文献下载
摘要：本公开实施例公开了一种CXL内存模组、内存数据的置换方法及计算机系统，CXL内存模组可以包括闪存芯片、内存芯片，以及与闪存芯片和内存芯片连接的控制器芯片，控制器芯片被配置为能够把内存芯片中的部分数据置换到闪存芯片中。本公开实施例提供的CXL内存模组、内存数据的置换方法及计算机系统，能够用成本较低的闪存芯片大幅度扩充容量，提高产品性价比，以及可以解决闪存擦写次数限制造成的置换困难。
一种 cxl 内存模组数据置换方法计算机系统

[发明专利]一种高速的MRAM读出电路-CN201810053718.5有效
发明人：戴瑾 -专利权人：上海磁宇信息科技有限公司
申请日： 2018-01-19 - 公布日： 2023-07-21 - 主分类号： G11C11/16 文献下载
摘要：本发明公开了一种高速的MRAM读出电路，包括一排多个等同的MOS管、参考单元组合、比较器和两个运算放大器OP Amp；其中，每一个存储单元与多个等同的MOS管中的一个MOS管Pa串联；参考单元组合由N个参考单元并联；N个参考单元中的每一个与N个等同的MOS管中的一个MOS管Pbi管串联；两个运算放大器OP Amp的一个输入分别与MOS管Pa以及N个MOS管Pbi连接，另外一个输入为读电压V_read；比较器通过比较两个运算放大器OP Amp输出的栅极电压，输出结果。本发明公开的读出电路的功耗读出电路不仅速度快，而且能够消除读出不稳定的风险。
一种高速 mram 读出电路

[发明专利]半导体结构、存储器及其制造方法、电子设备-CN202310153902.8有效
发明人：戴瑾 -专利权人：北京超弦存储器研究院
申请日： 2023-02-23 - 公布日： 2023-07-18 - 主分类号： H10B12/00 文献下载
摘要：本公开涉及一种半导体结构、存储器及其制造方法、电子设备，涉及半导体领域，用于简化高性能存储器的结构和工艺。所述方法包括：于衬底上形成沿垂直衬底的方向堆叠且交替分布的多层隔离层和多层金属氧化物导电层；对多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺，同时形成多层堆叠的图案化的金属氧化物导电层；每层图案化的金属氧化物导电层包括：位于不同区域且为一体式连接的位线、多个第一初始沟道区域和多个第一电极；对每个第一初始沟道区域的金属氧化物导电层进行氧处理，使得第一初始沟道区域的金属氧化物导电层成为第一沟道区域的第一半导体层；在每个第一半导体层的裸露表面依次包裹HK介质层和导电层，以形成第一栅极和字线。
半导体结构存储器及其制造方法电子设备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 330 条