“徐哲祥”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果45个，建议您升级VIP下载更多相关专利

[发明专利]多封装系统及用于封装在半导体封装中的裸晶-CN202110379624.9有效
发明人：朱峻源;骆彦彬;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2021-04-08 - 公布日： 2022-07-12 - 主分类号： H04B1/04 文献下载
摘要：本发明提供了一种多封装系统，该多封装系统包括第一半导体封装和第二半导体封装。第一半导体封装包括第一裸晶和第二裸晶。第二半导体封装包括第三裸晶。第一裸晶的第一处理电路透过第一裸晶的第一可配置输入/输出(IO)接口电路和第二裸晶的第三可配置IO接口电路(其被配置为执行单端封装内通信)与第二裸晶的第二处理电路通信。第一裸晶的第一处理电路透过第一裸晶的第二可配置IO接口电路和第三裸晶的第四可配置IO接口电路(其被配置为执行差分封装间通信)与第三裸晶的第三处理电路通信。第一可配置IO接口电路和第二可配置IO接口电路具有相同的电路设计。此外，本发明还提供了一种用于封装在半导体封装中的裸晶。
封装系统用于半导体中的

[发明专利]时钟产生装置及其方法以及数据传送方法-CN201310048001.9有效
发明人：赵冠华;刘铨;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2008-12-29 - 公布日： 2013-06-12 - 主分类号： H03L7/07 文献下载
摘要：本发明提供时钟产生装置及其方法以及数据传送方法，所述的时钟产生装置包含：时钟产生器、存储单元以及锁相回路电路。时钟产生器用于产生第一时钟信号；存储单元用于存储第一时钟信号与第二时钟信号之间的频率差；以及锁相回路电路用于根据第一时钟信号与频率差产生输出时钟信号，其中，第二时钟信号是由时钟产生装置外的外部装置提供的，且频率差是在时钟产生装置出厂前于时钟产生装置的生产或者测试过程中计算出的。上述时钟产生装置及其方法以及数据传送方法可利用频率差来调整输出时钟信号的频率，从而确保信号频率在要求规格所定义的范围内。
时钟产生装置及其方法以及数据传送

[发明专利]集成电路装置-CN201210227916.1有效
发明人：李东兴;徐哲祥;柯庆忠 -专利权人：联发科技股份有限公司
申请日： 2012-07-02 - 公布日： 2013-01-09 - 主分类号： H01L27/092 文献下载
摘要：本发明公开一种集成电路装置。集成电路装置包括：由绝缘区定义的扩散区，位于基材中；PMOS晶体管，其包括金属栅极、高介电常数介电层及源极/漏极区，所述金属栅极及所述高介电常数介电层设置于所述扩散区上，所述源极/漏极区在第一方向上将所述金属栅极夹于其间；多个虚置扩散区围绕所述扩散区设置，并与所述扩散区具有间隔；以及多个第一虚置图案，位于所述PMOS晶体管在第二方向上的两侧，且位于所述虚置扩散区及所述扩散区之间，其中所述第二方向垂直于所述第一方向。本发明所公开的集成电路装置，通过虚置图案的设置，能够使PMOS晶体管的金属栅极上没有凹蚀缺陷形成，使其AVt值具有显著的进步。
集成电路装置

[发明专利]差分驱动电路及其校准电路和方法-CN201110325183.0有效
发明人：赵冠华;骆彦彬;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2011-10-24 - 公布日： 2012-05-23 - 主分类号： H03K19/0175 文献下载
摘要：本发明提供一种用来校准一差分驱动电路的校准电路。该差分驱动电路包含有一第一输出端点以及一第二输出端点，该校准电路包含：一比较电路，用来接收对应至该第一输出端点的一第一输出电压以及对应至第二输出端点的一第二输出电压，及用来依据该第一输出电压、该第二输出电压和一预定电压来产生一比较结果；以及一控制电路，耦接于该比较电路、一耦接于该第一输出端点与一参考电压之间的第一电阻性组件以及一耦接于该第二输出端点与该参考电压之间的第二电阻性组件，该控制电路用来依据该比较结果来调整该第一电阻性组件以及该第二电阻性组件。本发明还提供一种校准方法。该校准电路及方法可以精确地校准一差分驱动电路中偏移掉的输出电阻性组件。
驱动电路及其校准方法

[发明专利]电容器阵列的校正方法和电容器阵列的校正装置-CN201010545544.8无效
发明人：廖介伟;周家骅;徐哲祥;张文华 -专利权人：联发科技股份有限公司
申请日： 2010-11-16 - 公布日： 2011-06-01 - 主分类号： H03M1/10 文献下载
摘要：本发明提供一种电容器阵列的校正方法和校正装置，其中校正方法包括将校正电容器元件的第一节点耦接多个电容器元件的第一节点；将第一参考电压耦接特定电容器元件的第二节点，将第一测试电压耦接校正电容器元件的第二节点，使得多个电容器元件的第一节点的电平落入与默认电压有关的范围；将第二参考电压耦接特定电容器元件的第二节点，并将第二测试电压耦接校正电容器元件的第二节点，使得多个电容器元件的第一节点的电平落入与默认电压有关的另一范围，依据第一测试电压和第二测试电压确定特定电容器元件的电容指示值。本发明的电容器阵列的校正方法和校正装置使用相对简单的计算完成校正过程，具有更少的多余电路，从而降低成本和功耗。
电容器阵列校正方法装置

[发明专利]参考缓冲电路-CN200910147900.8有效
发明人：廖介伟;张文华;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2009-06-17 - 公布日： 2010-10-13 - 主分类号： G05F3/16 文献下载
摘要：一种参考缓冲电路，包含：缓冲级，用于依据第一输入电压产生第一驱动电压；以及驱动级，经由该第一驱动电压驱动输出第一输出电压；其中，该缓冲级包含：第一运算放大器，该第一运算放大器第一输入端用于接收该第一输入电压，而输出端用于输出第一追踪电压；第一电平移位器，耦接到该第一运算放大器的输出端，用于移位该第一追踪电压的电平以产生该第一驱动电压；以及第一缓冲晶体管，该第一缓冲晶体管的该漏极端耦接到第一电源电压，源极端连接到该第一运算放大器的第二输入端，栅极端耦接到该第一电平移位器以接收该第一驱动电压。本发明提供的参考缓冲电路可以提供更高的高输出电压或者更低的低输出电压，从而获得较宽的参考电压动态范围。
参考缓冲电路

[发明专利]时钟产生电路、与主机通信的装置、通信系统和用于产生输出时钟信号的方法-CN200910143186.5有效
发明人：赵冠华;刘学欣;蔡政宏;陈志清;刘铨;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2009-05-19 - 公布日： 2009-12-09 - 主分类号： H03K3/02 文献下载
摘要：一种时钟产生电路、与主机通信的装置、通信系统和用于产生输出时钟信号的方法。其中时钟产生电路，用于发射器，其中该发射器根据输出时钟信号传输数据，该时钟产生电路包含：锁相环，用于接收第一时钟信号并产生该输出时钟信号，其中，该锁相环根据控制信号调整该输出时钟信号的该频率；以及校准器，用于接收该输出时钟信号和第二时钟信号，在该输出时钟信号与第二时钟信号间执行频率校准，并根据该频率校准的结果产生该控制信号。本发明可确保信号频率在要求规格书所定义的范围内。
时钟产生电路主机通信装置系统用于输出信号方法

[发明专利]时钟产生电路、与主机通信的装置和通信系统-CN200910143185.0无效
发明人：赵冠华;刘学欣;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2009-05-19 - 公布日： 2009-12-02 - 主分类号： H03L7/06 文献下载
摘要：一种时钟产生电路、与主机通信的装置和通信系统。其中时钟产生电路，用于发射器，其中该发射器根据输出时钟信号传输数据，该时钟产生电路包含：时钟产生器，用于产生第一时钟信号；以及锁相环，用于起初根据该第一时钟信号产生该输出时钟信号，其中，当根据该第一时钟信号产生的该输出时钟信号的频率不位于该发射器的规格书所要求的范围之内时，该锁相环切换至根据第二时钟信号产生该输出时钟信号。本发明可确保信号频率在要求规格书所定义的范围内。
时钟产生电路主机通信装置系统

[发明专利]锁相环路-CN200910119104.3无效
发明人：高宏鑫;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2009-03-03 - 公布日： 2009-12-02 - 主分类号： H03L7/085 文献下载
摘要：本发明提供一种锁相环路，包含：相位检测器，由第一电源电压供电，用以比较参考输入信号与基于输出信号的反馈信号之间的相位差，以产生至少一个检测信号；电荷泵，由第二电源电压供电，用以依据检测信号产生控制信号，其中第一电源电压与第二电源电压不同；以及可控振荡器，用以依据控制信号产生输出信号，其中输出信号的频率是由控制信号调整。本发明提供的锁相环路能够降低可控振荡器的增益，从而使得锁相环路的抖动减轻。
环路

[发明专利]延迟线校准机构及相关的多时钟信号产生器-CN200910138577.8无效
发明人：高宏鑫;杨孟达;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2009-05-08 - 公布日： 2009-11-11 - 主分类号： H03L7/081 文献下载
摘要：本发明提供了一种延迟线校准机构及相关的多时钟信号产生器。该校准机构包括一延迟线、一相位检测器及一控制器。延迟线接收输入脉冲、校准脉冲、第一延迟选择信号及第二延迟选择信号，根据第一延迟选择信号将输入脉冲延迟一时间长度以输出一延迟脉冲，或根据第二延迟选择信号将校准脉冲延迟一校准时间长度以输出一延迟校准脉冲。控制器产生该输入脉冲、该校准脉冲、一参考脉冲、该第一延迟选择信号，并根据一相位差值信号来产生该第二延迟选择信号。相位检测器用来通过比较延迟校准脉冲与参考脉冲，产生指示延迟校准脉冲与参考脉冲之间的相位差值信号。本发明的延迟线校准机构能实现线上校准，且降低电路设计的复杂度、电路布局面积及功耗。
延迟线校准机构相关多时信号产生器

[发明专利]分频器、分频方法及使用该分频器的锁相环路-CN200910137874.0无效
发明人：高宏鑫;杨孟达;赵冠华;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2009-05-05 - 公布日： 2009-11-11 - 主分类号： H03K23/68 文献下载
摘要：本发明提供一种分频器、分频方法及使用该分频器的锁相环路，所述分频器包括一相位选择器及一可调整式延迟电路。相位选择器是接收多个时钟信号，并依据该些时钟信号中至少一个时钟信号的相位特性输出一中间信号。可调整式延迟电路是接收中间信号，并通过延迟中间信号来产生一输出信号。本发明的分频器可以减少抖动及功率消耗。
分频器分频方法使用环路

[发明专利]三角积分数模转换器以及数模转换方法-CN200810132515.1有效
发明人：涂维轩;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2008-07-15 - 公布日： 2009-09-23 - 主分类号： H03M3/02 文献下载
摘要：本发明揭露一种三角积分数模转换器，其包含三角积分调制器以及有限脉冲响应滤波器。三角积分调制器接收过采样数字信号并产生整形数字信号。有限脉冲响应滤波器包含：加权电流产生器，可接收整形数字信号并在第一输出端产生第一电流，在第二输出端产生第二电流；电流反向器，耦合于第二输出端，用于输出反向电流；以及电流转电压器，耦合于第一输出端和电流反向器的输出端，用于根据第一电流和反向电流产生模拟信号。本发明的电路设计减少了运算放大器的数量，从而占用芯片面积更少，产生的噪声降低，并提升了信噪比。
三角积分数模转换器以及数模转换方法

[发明专利]可操作于低电压环境且不需共模参考电压的差分驱动电路-CN200810175841.0无效
发明人：赵冠华;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2008-11-05 - 公布日： 2009-07-29 - 主分类号： H03K19/0175 文献下载
摘要：本发明提供一种可操作于低电压环境且不需共模参考电压的差分驱动电路，其包含有一对输入端口、一对差分输出端口、一第一差分对、一第二差分对、一负载单元与一电流源。第一差分对是直接连接于第一电压电平并耦接至该对输入端口与该对差分输出端口，而第二差分对耦接至该对输入端口与该对差分输出端口。负载单元耦接至该对差分输出端口，而电流源耦接于该第二差分对与一第二电压电平之间。本发明可以工作于低供应电压环境下，不需使用共模参考电压，且可在不增加额外功率消耗下提供相同输出电压摆幅。
可操作电压环境不需共模参考驱动电路

[发明专利]时钟产生装置及其方法以及数据传送方法-CN200810189318.3无效
发明人：赵冠华;刘铨;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2008-12-29 - 公布日： 2009-07-01 - 主分类号： H03L7/06 文献下载
摘要：本发明提供时钟产生装置及其方法以及数据传送方法。时钟产生装置适用于传送器。传送器根据输出时钟信号来传送数据。此时钟产生装置包含时钟产生器、计算器以及第一锁相回路电路。时钟产生器用于产生第一时钟信号。计算器计算第一时钟信号与第二时钟信号间的频率差。第一锁相回路电路根据与第一时钟信号相关的第一参考时钟信号来产生输出时钟信号，其中，输出时钟信号的频率根据频率差而调整。本发明的装置及方法，利用频率差来调整输出时钟信号的频率，可确保信号频率在要求规格所定义的范围内。
时钟产生装置及其方法以及数据传送

[发明专利]增益控制系统及其校准方法-CN200710096470.2无效
发明人：周家骅;徐哲祥 -专利权人：联发科技股份有限公司
申请日： 2007-04-18 - 公布日： 2008-07-23 - 主分类号： H03G3/20 文献下载
摘要：本发明涉及一种应用在光盘装置中的增益控制系统，包括第一自动增益控制器，第二自动增益控制器，比较器以及校准单元。第一自动增益控制器接收校准信号以产生具有第一增益的第一输出信号。第二自动增益控制器接收校准信号以产生具有第二增益的第二输出信号。比较器耦接于第一自动增益控制器和第二自动增益控制器，比较第一输出信号和第二输出信号以产生一差动信号。校准单元耦接于比较器，根据差动信号调整第一控制电压或第二控制电压，以使第一输出信号和第二输出信号的振幅保持一致。本发明提供的增益控制系统及其校准方法，有效避免了系统的不匹配，并减少了误差。
增益控制系统及其校准方法

1
2
3
下一页»
尾页
共 45 条