“张莉菲”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]一种格列美脲片剂及其制备方法-CN202310112204.3在审
发明人：宋更申;张彩;张莉菲 -专利权人：北京悦康科创医药科技股份有限公司
申请日： 2023-02-14 - 公布日： 2023-07-04 - 主分类号： A61K9/20 文献下载
摘要：本发明涉及一种格列美脲片剂及其制备方法，所述格列美脲片剂按重量份计，格列美脲片剂包含：格列美脲2.0、稀释剂150～160、崩解剂8～15、粘合剂0.8～1.2、润滑剂0.8～1.2，所述稀释剂选自以下中的任意一种或多种：乳糖、微晶纤维素、或其组合物。本发明对格列美脲片剂的产品处方和制备工艺进行优化，降低了片剂中的杂质含量，显著提高了产品的稳定性和溶出性能。
一种格列美脲片剂及其制备方法

[发明专利]一种注射用艾司奥美拉唑钠冻干制剂及其制备方法-CN202111152325.8有效
发明人：宋更申;陈亚楠;张莉菲 -专利权人：北京悦康科创医药科技股份有限公司
申请日： 2021-09-29 - 公布日： 2022-12-09 - 主分类号： A61K9/19 文献下载
摘要：本发明提供一种注射用艾司奥美拉唑钠冻干制剂及其制备方，所述注射用艾司奥美拉唑钠冻干制剂由艾司奥美拉唑钠、环糊精和络合剂组成，其中，艾司奥美拉唑钠与环糊精的重量比为55:1～5:1。本发明通过采用环糊精包合艾司奥美拉唑钠形成部分包合物，可有效减少杂质的生成，显著提高产品的稳定性和安全性，从而提高产品的质量和临床治疗效果，明显优于现有技术常见的添加氢氧化钠的注射用艾司奥美拉唑钠冻干制剂，而且本发明的制备方法工艺简单，适合大规模生产。
一种注射用艾司奥美拉唑钠冻干制剂及其制备方法

[发明专利]一种来曲唑片及其制备方法-CN202011566848.2有效
发明人：宋更申;王环宇;张莉菲 -专利权人：北京悦康科创医药科技股份有限公司
申请日： 2020-12-25 - 公布日： 2022-09-27 - 主分类号： A61K9/36 文献下载
摘要：本发明提供一种来曲唑片及其制备方法，所述来曲唑片包括片芯和包衣，所述片芯包括质量百分含量为1‑4％的来曲唑和余量的辅料，所述辅料包括稀释剂、崩解剂和热熔粘合剂，所述热熔粘合剂包括重量比为(5‑10)：(3‑10)的泊洛沙姆和聚乙二醇，所述稀释剂、崩解剂和热熔粘合剂的重量比为(45‑85)：(8‑22)：(8‑22)。本发明提供了一种来曲唑片及其制备方法，通过组分的合理配伍以及适当的制备方法，安全有效地提高了来曲唑片的混合均匀度和来曲唑的溶出度，进而达到和原研药相同的标准，符合临床应用要求。
一种来曲唑片及其制备方法

[发明专利]静电放电保护结构及其形成方法-CN202010949713.8在审
发明人：张茂添;陈芳;张莉菲 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-09-10 - 公布日： 2022-03-11 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构及其形成方法，包括：衬底，衬底包括第一区和若干第二区；位于第一区内的第一阱区，第一阱区内具有第一掺杂离子；位于第二区内的第二阱区，第二阱区内具有第二掺杂离子；位于第一区上的若干第一栅极结构；位于第二区上的第二栅极结构；位于相邻第一栅结构之间衬底内的第一掺杂层；分别位于第二栅极结构两侧衬底内的第二掺杂层和第三掺杂层。由于第二掺杂离子与第一掺杂离子的电学类型不同，使得第一阱区和第二阱区的交界处形成一个反偏结。由于第一栅极结构与反偏结通过第一阱区串接，使得第一栅极结构和反偏结形成的支路的电阻值增大，因此降低第一栅极结构被击穿的风险，以此提升最终形成的半导体结构的性能。
静电放电保护结构及其形成方法

[发明专利]静电放电保护结构及其形成方法-CN202010949719.5在审
发明人：张茂添;陈芳;张莉菲 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-09-10 - 公布日： 2022-03-11 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构及其形成方法，包括：衬底，衬底包括第一区和若干第二区；位于第一区内的第一阱区，第一阱区内具有第一掺杂离子；位于第二区内的第二阱区，第二阱区内具有第二掺杂离子；位于第一区上的第一栅极结构；位于第二区上的第二栅极结构；分别位于第二栅极结构两侧衬底内的第一掺杂层和第二掺杂层，第一掺杂层和第二掺杂层内具有第一掺杂离子，第一掺杂层和第二掺杂层分别位于第二阱区内，且第一掺杂层还与第一阱区接触。通过在第一阱区和第二阱区的交界处形成一个反偏结，由于第一栅极结构与反偏结串接，使得第一栅极结构和反偏结形成的支路的电阻值增大，因此降低第一栅极结构被击穿的风险，以此提升最终形成的半导体结构的性能。
静电放电保护结构及其形成方法

[发明专利]静电放电保护结构-CN201310232133.7有效
发明人：甘正浩;霍晓;张莉菲;代萌;俞少峰 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-09 - 公布日： 2017-05-17 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构，包括P型衬底，位于所述P型衬底内的触发三极管和可控硅结构；所述可控硅结构包括位于所述P型衬底内的第一N型阱区和P型阱区，所述第一N型阱区和P型阱区相邻且相接触，位于所述第一N型阱区内的第一P型掺杂区，位于所述P型阱区内的第二P型掺杂区和第二N型掺杂区；所述触发三极管的集电极、第一P型掺杂区与静电放电输入端相连接，所述第二N型掺杂区与静电放电输出端相连接，所述触发三极管的发射极、第二P型掺杂区与升压电阻的一端相连接，所述升压电阻的另一端与静电放电输出端相连接。所述静电放电保护结构利用触发电压较低的触发三极管进行辅助触发，使得所述静电放电保护结构的触发电压较低。
静电放电保护结构

[发明专利]静电放电保护结构-CN201310259916.4有效
发明人：霍晓;张莉菲;甘正浩;代萌;俞少峰;严北平 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-26 - 公布日： 2017-05-17 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构，包括位于衬底内的阱区，阱区内具有第一导电类型的掺杂离子，阱区与接地端电连接；位于衬底内的第二掺杂区，第二掺杂区位于阱区表面，第二掺杂区内具有第二导电类型的掺杂离子，第二掺杂区的掺杂浓度高于阱区的掺杂浓度；位于衬底内的第一掺杂区，第一掺杂区位于第二掺杂区表面，且第一掺杂区的表面与衬底表面齐平，第一掺杂区内具有第一导电类型的掺杂离子，第一掺杂区与静电放电输入端电连接，第一掺杂区的掺杂浓度高于第二掺杂区的掺杂浓度，且第一掺杂区和第二掺杂区之间的掺杂浓度差小于第二掺杂区和阱区之间的掺杂浓度差。该静电放电保护结构的击穿电压低，保护能力提高。
静电放电保护结构

[发明专利]静电防护电路-CN201310231677.1在审
发明人：代萌;蔡小五;张莉菲;甘正浩;俞少峰 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-09 - 公布日： 2014-12-24 - 主分类号： H02H9/04 文献下载
摘要：本发明公开了一种静电防护电路，包括：并联连接于第一电源和第二电源之间的电流镜触发电路和静电保护电路。根据本发明的制造工艺形成的一种利用电流镜电路作为触发电路的静电防护电路，增强了触发电路的驱动能力，并且有效地降低对电容和电阻的设计面积的要求。
静电防护电路

[发明专利]晶片加热器及电子迁移率检测装置-CN201110459681.4有效
发明人： 张莉菲 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-12-31 - 公布日： 2013-07-03 - 主分类号： H01L23/544 文献下载
摘要：一种晶片加热器，包括：硅穿孔与位于硅穿孔两端的第一金属层与第二金属层；其中，所述硅穿孔内填充导电材质；所述第一金属层包埋在所述晶片内，所述第二金属层暴露在所述晶片表面。此外，本发明还提供一种电子迁移率检测装置。采用本发明的技术方案，可以克服现有的检测方法需要对整个加热层加热，影响无需加热的器件的性能，并且耗能多，如果不对整个加热层加热，将需检测区域切割下来，又会造成工艺复杂、浪费晶片等问题。
晶片加热器电子迁移率检测装置

[发明专利]微加热装置-CN201110446438.9有效
发明人：甘正浩;张莉菲 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-12-27 - 公布日： 2013-07-03 - 主分类号： H01L23/544 文献下载
摘要：一种微加热装置，包括：半导体衬底，位于所述半导体衬底上的待检测器件，位于所述半导体衬底表面的层间介质层；位于所述半导体衬底和层间介质层内的导热沟槽，所述导热沟槽围绕所述待检测器件设置；位于所述层间介质层内的加热结构，所述加热结构与导热沟槽相连接，所述加热结构产生热量且将热量传导到导热沟槽中，利用所述导热沟槽为待检测器件加热。由于所述导热沟槽围绕所述待检测器件设置，使得所述待检测器件受热均匀，且通过改变所述加热结构产生的热量，控制导热沟槽产生的热量，从而控制待检测器件的温度。
加热装置

[发明专利]半导体失效检测结构及形成方法、检测失效时间的方法-CN201110397650.0有效
发明人：陈芳;张莉菲 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-12-02 - 公布日： 2013-06-05 - 主分类号： H01L23/544 文献下载
摘要：一种导体失效检测结构以及形成方法和检测方法，所述检测结构包括：基底，所述基底具有核心器件区和外围器件区，所述核心器件区的基底上具有分立的第一金属层和待测金属层，通过待测导电插塞相互连接；所述外围器件区的基底上具有若干重叠排布的测试焊盘和若干加载焊盘并通过贯通介质层内的测试导电插塞和加载导电插塞进行连接；在待测金属层的同一层具有焊盘金属层，所述焊盘金属层通过测试导电插塞和加载导电插塞分别与测试焊盘、加载焊盘连接，所述焊盘金属层通过至少两个顶层导电插塞与第一金属层连接。所述检测结构能够在不破坏标准焊盘结构以及不扩大设计区域面积的情况下，提高电迁移检测的准确性。
半导体失效检测结构形成方法时间

[发明专利]一种静电放电保护电路-CN201110337536.9有效
发明人：甘正浩;张莉菲 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-11-01 - 公布日： 2013-05-08 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种静电放电保护电路，其特征在于，包括：多个NMOS晶体管，相邻的所述NMOS晶体管共用源极扩散区或漏极扩散区；所述漏极扩散区下方形成有P阱；所述共用的源极扩散区的中央部分形成有拾取区；所述NMOS晶体管的栅极和源极接地；所述拾取区接地。根据本发明，当发生静电放电时，可以使GGNMOS中的每个指同时开启静电放电保护，提高以人体放电模式（HBM）来衡量的静电放电保护水平。
一种静电放电保护电路

[发明专利]集成电路静电释放保护电路及其制造方法-CN201110260900.6无效
发明人：甘正浩;张莉菲 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-09-05 - 公布日： 2013-03-20 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种集成电路静电释放保护电路及其制造方法，该保护电路包括共用同一衬底的GGMOS和至少1个硅通孔，所述硅通孔设置于GGMOS周围的衬底中。本发明的集成电路静电释放保护电路中，ESD产生时，由于ESD电流的存在，会在GGMOS上产生热量，利用设置于GGMOS周围的衬底中的硅通孔，便可以实现对GGMOS进行更快更好的散热，从而避免热对GGMOS的损伤，延长了静电释放保护电路的使用寿命，同时硅通孔的排列方式也可以实现对GGMOS的开启电压进行调节。本发明同时减小了GGMOS的尺寸，从而当ESD发生时，可以使得整个GGMOS的全部区域完全开启，提高了GGMOS的利用率。
集成电路静电释放保护电路及其制造方法

[发明专利]消除天线效应的结构及消除天线效应的方法-CN201010610212.3无效
发明人： 张莉菲 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-12-23 - 公布日： 2012-07-11 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种消除天线效应的结构，包括保险丝、第一反偏二极管、第二反偏二极管及脉冲电源，所述保险丝的一端与MOS晶体管的栅极相连，另一端与所述第一反偏二极管的负极及第二反偏二极管的正极相连，所述第一反偏二极管的正极及第二反偏二极管的负极接地，当MOS晶体管制备完成后，所述脉冲电源加在保险丝的两端，所述保险丝熔断；从而可消除MOS晶体管在制备过程中积累的游离电荷，且不会影响MOS晶体管的工作；同时，本发明还公开了一种消除天线效应的方法，该方法采用上述结构泄放MOS晶体管在制备过程中积累的游离电荷，且当MOS晶体管制备完成后，断开所述保险丝，从而既避免了天线效应，又不会影响MOS晶体管的工作。
消除天线效应结构方法

[发明专利]MOS晶体管及其形成方法-CN200810202701.8无效
发明人： 张莉菲 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2008-11-13 - 公布日： 2010-06-16 - 主分类号： H01L21/336 文献下载
摘要：本发明提出一种MOS晶体管的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧形成偏移侧墙，所述偏移侧墙的宽度为8纳米～9纳米；在栅极结构及偏移侧墙两侧的半导体衬底内形成源/漏延伸区；在偏移侧墙上形成间隙壁；在间隙壁及栅极结构两侧的半导体衬底内形成源/漏极。本发明使热载流子的稳定性提高，减小了热载流子效应。
mos 晶体管及其形成方法

1
2
下一页»
尾页
共 19 条