“布伦特·基斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]用于使用电荷监测形成存储器单元的设备及方法-CN201480021442.2有效
发明人： 布伦特·基斯;杜莱·维莎卡·尼尔摩·拉玛斯瓦米;古尔特杰·S·桑胡;亚当·D·琼森;史考特·E·西利士;亚历山德罗·卡德罗尼 -专利权人：美光科技公司
申请日： 2014-02-19 - 公布日： 2017-10-20 - 主分类号： G11C13/00 文献下载
摘要：本发明描述形成存储器单元的设备及方法。在此一种方法中，监测施加到例如电阻式RAM RRAM存储器单元的一个存储器单元的形成电荷以确定形成所述单元的进度。如果所述单元正过于缓慢地消耗电荷，那么可施加较高电压。如果所述单元正过于快速地消耗电荷，那么可施加较低电压。可通过将电容器充电到特定电平，接着监测所述电容器通过所述单元的放电速率来监测所述电荷。所述监测可使用比较器来测量所述电荷。所述监测也可使用模/数转换器来执行所述监测。
用于使用电荷监测形成存储器单元设备方法

[发明专利]半导体通信设备及方法-CN201180017420.5有效
发明人： 布伦特·基斯;克里斯托弗·K·莫尔扎诺 -专利权人：美光科技公司
申请日： 2011-03-30 - 公布日： 2016-11-09 - 主分类号： H01L23/52 文献下载
摘要：各种实施例包含设备、堆叠式装置及在接口裸片上形成裸片堆叠的方法。在一个此种设备中，裸片堆叠包含至少第一裸片及第二裸片以及将所述第一裸片及所述第二裸片耦合到共用控制裸片的导电路径。在一些实施例中，所述导电路径可经布置以与所述堆叠的交替裸片上的电路连接。在其它实施例中，多个裸片堆叠可布置于单个接口裸片上，且所述裸片中的一些或所有裸片可具有交错的导电路径。
半导体通信设备方法

[发明专利]堆叠式装置重新映射及修复-CN200980139881.2有效
发明人： 布伦特·基斯;克里斯·G·马丁;特洛伊·A·曼宁;乔·M·杰德罗;蒂莫西·B·考尔斯;吉姆·雷姆耶尔;保罗·A·拉伯奇 -专利权人：美光科技公司
申请日： 2009-10-06 - 公布日： 2011-09-07 - 主分类号： G11C8/04 文献下载
摘要：各种实施例包含具有布置成堆叠的多个裸片的设备、系统及方法，其中有缺陷单元可由相同裸片或不同裸片上的备用单元替换。
堆叠装置重新映射修复

[发明专利]堆叠式装置识别指派-CN200980135569.6有效
发明人： 布伦特·基斯 -专利权人：美光科技公司
申请日： 2009-09-10 - 公布日： 2011-08-10 - 主分类号： H01L23/12 文献下载
摘要：一些实施例包含具有布置成堆叠的裸片的设备及方法。所述裸片包含至少第一裸片及第二裸片，且一连接耦合到所述裸片。所述连接可经配置以在给所述第一裸片指派第一识别期间将控制信息传送到所述第一裸片，且在给所述第二裸片指派第二识别期间将所述控制信息从所述第一裸片传送到所述第二裸片。
堆叠装置识别指派

[发明专利]堆叠式装置中的信号传递-CN200980135828.5有效
发明人： 布伦特·基斯;马克·希亚特;特里·R·李;马克·塔特尔;拉胡尔·阿德瓦尼;约翰·F·施雷克 -专利权人：美光科技公司
申请日： 2009-09-10 - 公布日： 2011-08-10 - 主分类号： H01L23/12 文献下载
摘要：一些实施例包括设备、系统及方法，其具有：基底、第一裸片、与所述第一裸片及所述基底布置成堆叠的第二裸片以及位于所述堆叠中且在所述第一裸片及第二裸片中的至少一者外侧并经配置以在所述基底与所述第一裸片及第二裸片中的至少一者之间传送信号的结构。
堆叠装置中的信号传递

[发明专利]用于堆叠式半导体装置的可重新配置连接-CN200880111949.1有效
发明人： 布伦特·基斯 -专利权人：美光科技公司
申请日： 2008-10-15 - 公布日： 2010-09-08 - 主分类号： H01L21/66 文献下载
摘要：一些实施例包含设备、系统及方法，其包括：布置成堆叠的半导体裸片；经配置以提供所述裸片之间的通信的若干个连接，所述连接的至少一部分经过所述裸片中的至少一者；及经配置以检查所述连接中的缺陷并修复所述连接中的缺陷的模块。
用于堆叠半导体装置重新配置连接

[发明专利]用于修复半导体存储器的设备和方法-CN200680032046.5有效
发明人：克里斯·G·马丁;特洛伊·A·曼宁;布伦特·基斯 -专利权人：美光科技公司
申请日： 2006-06-14 - 公布日： 2008-08-27 - 主分类号： G11C29/00 文献下载
摘要：本发明提供一种用于修复半导体存储器装置的设备和方法，其包括第一存储器单元阵列、第一冗余单元阵列和修复电路，所述修复电路经配置以非易失性地存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址。第一易失性高速缓冲存储器存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址。所述修复电路将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述第一易失性高速缓冲存储器。当第一存储器存取对应于所述第一高速缓存地址时，匹配电路用来自所述第一冗余单元阵列的至少一个冗余存储器单元来取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。
用于修复半导体存储器设备方法

[发明专利]用于在动态随机存取存储器中隐藏刷新的方法和系统-CN01817488.4无效
发明人： 布伦特·基斯;布赖恩·M·舍利;凯文·J·瑞安;查尔斯·H·丹尼森 -专利权人：米克伦技术公司
申请日： 2001-08-14 - 公布日： 2004-01-28 - 主分类号： G11C7/00 文献下载
摘要：一种用于刷新动态随机存取存储器(“DRAM”)(40)的方法和系统，包括用于多个存储体的每一个的一对存储器阵列。DRAM(40)包括通常的寻址和数据通路电路，以及刷新控制器(70)，以充分地隐藏刷新的方式刷新阵列，使得DRAM(40)可被用于代替SRAM作为超高速缓冲存储器(236)。由于一次只刷新每个存储体中的一个阵列，刷新控制器(70)能允许数据被写入未被正在刷新的阵列。然后刷新控制器(70)使得写数据被临时存储，以便能将其写入已完成阵列之刷新的阵列。如果两个阵列均未被正在刷新时，该数据被写入两个阵列。通过第一检验以确定是否正在刷新任何一个阵列，从阵列中读取数据。如果是的话，从未被正在刷新的阵列读取数据。
用于动态随机存取存储器隐藏刷新方法系统

[发明专利]在具有双层位线的硅绝缘体(SOI)衬底上构造的DRAM-CN01814947.2无效
发明人： 布伦特·基斯;查尔斯·H·丹尼森 -专利权人：米克伦技术公司
申请日： 2001-08-30 - 公布日： 2003-10-15 - 主分类号： H01L21/8242 文献下载
摘要：一种具有双层位线的DRAM，被构造在硅绝缘体“SOI”衬底(12)上。更具体地说，每个互补位线对的位线位于SOI衬底的相对侧面。在一个实施例中，在存储单元电容(67，68)之间形成位线，在第二实施例中，位线形成在这些电容上。
具有双层绝缘体 soi 衬底构造 dram