“山崎枢”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]半导体芯片-CN201210336300.8有效
发明人：松本千鹤;山崎枢;中尾教伸;齐藤良和 -专利权人：瑞萨电子株式会社
申请日： 2010-05-12 - 公布日： 2013-01-02 - 主分类号： G11C29/44 文献下载
摘要：本发明提供一种半导体芯片。在搭载有多个RAM的芯片(10)中考虑到搭载救济电路而产生的芯片成品率提高和面积增加的折中。提供一种救济电路，能够对于其芯片内的RAM分别选择是否搭载救济电路以及在搭载时选择I/O救济、Col救济、以及Row救济中的一个或多个救济方式，将这些救济电路搭载RAM分为多个RAM组，按每个RAM组实施救济，实现“多个救济方式混装组救济”。另外，提供一种在可搭载的多个RAM候选中薄膜内的优良芯片获取数为最大的救济方式及其RAM成组化方法的评价方法。可实现“多个救济方式混装组救济”的救济电路和用于使产品利润率合理化的救济设计方法。
半导体芯片

[发明专利]半导体器件和数据处理系统-CN200810091075.X无效
发明人：斋藤达也;山崎枢;铃木岩;备后武士;堀江启一 -专利权人：株式会社瑞萨科技
申请日： 2008-04-16 - 公布日： 2008-10-22 - 主分类号： G11C29/12 文献下载
摘要：降低了能够访问外部存储器的电路的测试设计成本。包括内置自测电路，用于响应于对能够连接到存储器接口的外部存储器的访问请求，独立于用于执行存储器控制的存储器控制器，测试外部存储器，以及TAP控制器用于控制内置自测电路并参考测试结果。采用多路复用器来根据通过TAP控制器从外部输入的控制信息可切换地选择存储器控制器或内置自测电路作为用于连接到存储器接口的电路。内置自测电路根据通过TAP控制器输入的指令可编程地生成和输出用于存储器测试的图案，并将从外部存储器读取的数据与预期值进行比较。
半导体器件数据处理系统

[发明专利]具有测试功能的半导体集成电路及制造方法-CN200610002790.2无效
发明人：芹泽充男;山崎枢;山本雅文;加藤和雄 -专利权人：株式会社瑞萨科技
申请日： 2006-01-28 - 公布日： 2007-06-06 - 主分类号： G11C29/12 文献下载
摘要：一种逻辑集成电路包括具有预定逻辑功能的逻辑电路；读/写存储器电路；测试电路，用于测试存储器电路中是否包括失效位；和边界锁存器电路，由多个触发器电路形成，能够使所述逻辑电路与所述存储器电路之间的信号锁存，并且还形成一个移位寄存器。而且，该逻辑集成电路还设置有失效援救信息产生电路，用于在利用测试电路执行测试期间，将测试结果存储到边界锁存器电路，并且根据所存储的测试结果，产生失效援救信息，以救援所述存储器电路的失效。安装在逻辑集成电路上的测试电路能与内置存储器电路的测试并行地产生用于救援失效位的信息，并且还能向外部输出同一信息并援救芯片之内的RAM。
具有测试功能半导体集成电路制造方法

[发明专利]半导体集成电路-CN200410071611.1无效
发明人： 山崎枢;高岭美夫 -专利权人：株式会社瑞萨科技
申请日： 2004-07-16 - 公布日： 2005-03-09 - 主分类号： G11C29/00 文献下载
摘要：通过采用自测器扩展了测试功能，并通过添加自测器而减小了电路规模。一种半导体集成电路包括：存储器，包含多个存储体，并可通过规定存储体地址、X地址和Y地址来访问；响应指令测试所述存储器的自测器。自测器具有覆盖多个寻址模式的地址计数器，其中多个寻址模式在更新X地址、Y地址和存储体地址方面是不同的。提供的各种寻址模式扩大了基于BIST的测试功能。
半导体集成电路

1
共 4 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top