“芹泽充男”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN200710108599.0无效
发明人：林秀树;芹泽充男 -专利权人：日立超大规模集成电路系统株式会社
申请日： 2007-06-08 - 公布日： 2008-01-30 - 主分类号： G11C29/18 文献下载
摘要：本发明提供一种半导体器件，能够实现可靠性高的半导体器件。该半导体器件，设有多端口RAM等存储电路MEM和进行MEM的各端口PO[A]、PO[B]的测试的BIST电路(BIST[A]、[B])，与PO[A]、PO[B]对应地设置PNT0[A]～PNT3[A]、PNT0[B]～PNT3[B]。BIST[A]、BIST[B]将MEM分成多个段SEG0～SEG3来进行管理，PNT0[A]～PNT3[A]、PNT0[B]～PNT3[B]与该SEG0～SEG3对应地进行设置。例如，BIST[A]访问SEG0时在PNT0[A]写入“1”，BIST[B]通过参照该PNT0[A]的值能够避开对SEG0的访问。因此，各端口能够执行非同步的复杂的测试图形。
半导体器件

[发明专利]具有测试功能的半导体集成电路及制造方法-CN200610002790.2无效
发明人： 芹泽充男;山崎枢;山本雅文;加藤和雄 -专利权人：株式会社瑞萨科技
申请日： 2006-01-28 - 公布日： 2007-06-06 - 主分类号： G11C29/12 文献下载
摘要：一种逻辑集成电路包括具有预定逻辑功能的逻辑电路；读/写存储器电路；测试电路，用于测试存储器电路中是否包括失效位；和边界锁存器电路，由多个触发器电路形成，能够使所述逻辑电路与所述存储器电路之间的信号锁存，并且还形成一个移位寄存器。而且，该逻辑集成电路还设置有失效援救信息产生电路，用于在利用测试电路执行测试期间，将测试结果存储到边界锁存器电路，并且根据所存储的测试结果，产生失效援救信息，以救援所述存储器电路的失效。安装在逻辑集成电路上的测试电路能与内置存储器电路的测试并行地产生用于救援失效位的信息，并且还能向外部输出同一信息并援救芯片之内的RAM。
具有测试功能半导体集成电路制造方法