“山口晴央”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]雪崩光电二极管-CN202180067976.9在审
发明人： 山口晴央 -专利权人：三菱电机株式会社
申请日： 2021-01-21 - 公布日： 2023-08-15 - 主分类号： H01L31/107 文献下载
摘要：本发明的雪崩光电二极管，在半导体基板(1)之上依次层积有缓冲层(2)、倍增层(3)、光吸收层(5)、窗口层(6、7)以及接触层(8)。在窗口层(6、7)掺杂杂质而形成有p型区域(9)。窗口层(6、7)的带隙大于光吸收层(5)。窗口层(6、7)具有第一窗口层(6)、和形成在第一窗口层(6)之上且杂质的扩散速度比第一窗口层(6)快的第二窗口层(7)。第一窗口层(6)是掺杂有Ru、Rh或Os的InP层。
雪崩光电二极管

[发明专利]半导体装置的制造方法-CN201780090509.1有效
发明人：中井荣治;山口晴央 -专利权人：三菱电机株式会社
申请日： 2017-05-12 - 公布日： 2023-05-30 - 主分类号： H01L21/223 文献下载
摘要：在由无掺杂III‑V族化合物半导体构成的下层(3)之上形成由无掺杂III‑V族化合物半导体构成的上层(4、5)。通过使用了有机金属气相生长装置的气相扩散，一边供给杂质原料气体，一边向上层(4、5)添加杂质。停止杂质原料气体的供给或者降低供给量而继续进行气相扩散。
半导体装置制造方法

[发明专利]半导体受光元件及其制造方法-CN201780094754.X有效
发明人：竹村亮太;石村荣太郎;山口晴央 -专利权人：三菱电机株式会社
申请日： 2017-09-15 - 公布日： 2023-05-02 - 主分类号： H01L31/107 文献下载
摘要：n型半导体基板(1)之上的倍增层(2)含有Al原子。倍增层(2)之上的电场控制层(3)呈p型。电场控制层(3)包含高浓度区域(3H)和设置于高浓度区域(3H)的外侧且具有比高浓度区域(3H)的杂质浓度低的杂质浓度的低浓度区域(3L)。电场控制层(3)之上的光吸收层(4)具有比高浓度区域(3H)的杂质浓度低的杂质浓度。光吸收层(4)之上的窗层(5)具有比光吸收层(4)的带隙大的带隙，呈n型。受光区域(6)与窗层(5)的外缘(ED)分离地设置，受光区域(6)隔着窗层(5)以及光吸收层(4)与高浓度区域(3H)至少局部性地相对，呈p型。保护环区域(7)通过窗层(5)与受光区域(6)隔开，贯穿窗层(5)而到达光吸收层(4)内，该保护环区域呈p型。
半导体元件及其制造方法

[发明专利]半导体元件的制造方法、半导体元件-CN201710457276.6有效
发明人：土屋裕彰;山口晴央;中井荣治 -专利权人：三菱电机株式会社
申请日： 2017-06-16 - 公布日： 2019-11-08 - 主分类号： H01S5/323 文献下载
摘要：本发明的目的在于，提供能够无不良影响地抑制n连接的半导体元件的制造方法和通过该方法制造的半导体元件。具备下述工序：台面部形成工序，形成台面部，该台面部在衬底的上方具有p型层、该p型层的上方的有源层及该有源层的上方的n型层；电流限制部形成工序，形成电流限制部，该电流限制部在该台面部的左右具有p型电流阻挡层、该p型电流阻挡层的上方的n型电流阻挡层及该n型电流阻挡层的上方的i型或p型的电流阻挡层；以及p型化工序，对该i型或p型的电流阻挡层、该n型电流阻挡层的上侧的部分及该n型层的左右的部分进行p型杂质的气相扩散或固相扩散，使该n型电流阻挡层的上侧的部分和该n型层的左右的部分成为p型半导体。
半导体元件制造方法

[发明专利]化合物半导体装置-CN201610319639.5有效
发明人：畠中奖;山口晴央 -专利权人：三菱电机株式会社
申请日： 2016-05-13 - 公布日： 2019-07-16 - 主分类号： H01L29/778 文献下载
摘要：本发明得到一种化合物半导体装置，其能够通过简单的构造抑制杂质扩散，实现特性提高及稳定生产。在衬底(1)之上依次设置有：缓冲层(2)、第1载流子供给层(3)、第1间隔层(4)、沟道层(5)、第2间隔层(6)、第2载流子供给层(7)及接触层(9)。第1载流子供给层(3)是杂质均匀地掺杂的均匀掺杂层。第2载流子供给层(7)是杂质局部地掺杂的平面掺杂层。在缓冲层(2)和第1间隔层(4)之间、及第2间隔层(6)和接触层(9)之间，没有设置电阻值比第1及第2间隔层(4、6)高的Al混晶层。
化合物半导体装置

[发明专利]半导体受光元件-CN201610617954.6有效
发明人： 山口晴央 -专利权人：三菱电机株式会社
申请日： 2016-07-29 - 公布日： 2018-12-18 - 主分类号： H01L31/107 文献下载
摘要：得到一种半导体受光元件，该半导体受光元件能够抑制漏电流、防止受光灵敏度的降低。在半绝缘衬底(1)之上依次层叠有缓冲层(2)、p型接触层(3)、光吸收层(4)、p型电场缓和层(6)、电子倍增层(7)、n型电场缓和层(8)以及n型接触层(10)。缓冲层(2)具有使InP层(2a)和Al_xGa_yIn_1‑x‑yAs层(2b)交替地层叠的超晶格，缓冲层(2)不吸收由光吸收层(4)进行吸收的波段的光，其中，0.16≤x≤0.48，0≤y≤0.31。
半导体元件

[发明专利]雪崩光电二极管的制造方法-CN201510848856.9有效
发明人： 山口晴央;畠中奖 -专利权人：三菱电机株式会社
申请日： 2015-11-27 - 公布日： 2017-07-11 - 主分类号： H01L31/107 文献下载
摘要：本发明得到一种雪崩光电二极管的制造方法，其能够改善p型电场缓和层中所添加的碳的活化率。在衬底(1)上形成p型电场缓和层(5)，在p型电场缓和层(5)中作为p型掺杂物而添加碳，作为组成而包含铝。在p型电场缓和层(5)上形成帽盖层(6)。在帽盖层(6)上形成光吸收层(7)。不导入V族原料而在不活泼气体气氛中进行从帽盖层(6)的生长温度至光吸收层(7)的生长温度为止的升温工序。
雪崩光电二极管制造方法

[发明专利]半导体装置的制造方法-CN201510040723.9在审
发明人： 山口晴央 -专利权人：三菱电机株式会社
申请日： 2015-01-27 - 公布日： 2015-07-29 - 主分类号： H01L31/18 文献下载
摘要：本发明得到一种能够改善器件特性和可靠性的半导体装置的制造方法。在n型InP衬底(1)上方使n型AlInAs缓冲层(3)生长。在n型AlInAs缓冲层(3)上方依次使无掺杂AlInAs雪崩倍增层(4)、p型AlInAs电场缓和层(5)、n-型InGaAs光吸收层(6)以及n-型InP窗口层(7)生长而形成雪崩光电二极管。在p型AlInAs电场缓和层(5)中作为p型掺杂物而掺杂碳。在n型AlInAs缓冲层(3)中，与具有导电性的杂质一起掺杂碳。
半导体装置制造方法

[发明专利]雪崩光电二极管及其制造方法-CN201310559224.1有效
发明人： 山口晴央;竹村亮太 -专利权人：三菱电机株式会社
申请日： 2013-11-12 - 公布日： 2014-05-21 - 主分类号： H01L31/18 文献下载
摘要：在n型InP衬底(2)上，使i型AlInAs雪崩倍增层(4)生长。在i型AlInAs雪崩倍增层(4)上，使p型AlInAs电场衰减层(5)生长。以覆盖p型AlInAs电场衰减层(5)的上表面的方式，使过渡层(6、7、8)生长。在用过渡层(6、7、8)覆盖p型AlInAs电场衰减层(5)的上表面之后进行升温，在过渡层(6、7、8)上，在比p型AlInAs电场衰减层(5)的生长温度更高的温度下使n-型InGaAs光吸收层(9)生长。过渡层(6、7、8)的生长温度是比n-型InGaAs光吸收层(9)的生长温度更低的温度。过渡层(6、7、8)由InGaAsP构成，在处于比p型AlInAs电场衰减层(5)的生长温度更高的温度时比p型AlInAs电场衰减层(5)更难以产生表面缺陷。从而提供抑制生长中的升温导致的热损伤而具有良好的晶体生长界面的雪崩光电二极管及其制造方法。
雪崩光电二极管及其制造方法

1
共 9 条