“唐芳福”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果42个，建议您升级VIP下载更多相关专利

[发明专利]基于UART通信的波特率自适应方法、装置、UART系统、介质-CN202311118169.2在审
发明人： 唐芳福;何建东;郭华 -专利权人：珠海芯探索微电子有限公司
申请日： 2023-09-01 - 公布日： 2023-10-13 - 主分类号： H04L1/00 文献下载
摘要：本发明提出了一种基于UART通信的波特率自适应方法、装置、UART系统、介质，该方法包括：上位机发送识别帧和参考时钟，高低电平计数器进行电平计数并向计数值比较器输出电平计数值；计数值比较器被填满后向采样时钟生成器输出目标计数值以确定采样时钟和目标波特率；数据控制模块根据采样时钟得到采样数据并发送至上位机；当采样数据和校验数据一致，将目标波特率和采样时钟发送至从机，上位机通过数据控制模块与从机交互通信数据。根据本发明实施例的技术方案，能够根据识别帧确定采样时钟，进而自动确定上位机的目标波特率，无需上位机与从机进行复杂的命令交互，简化了波特率的自适应过程，提高了波特率的识别效率。
基于 uart 通信波特率自适应方法装置系统介质

[实用新型]一种基于AMBA总线的多总线桥接器及其片上系统-CN202320494185.0有效
发明人： 唐芳福;何建东;岳椿 -专利权人：珠海芯探索微电子有限公司
申请日： 2023-03-14 - 公布日： 2023-08-22 - 主分类号： G06F13/42 文献下载
摘要：本实用新型提供了一种基于AMBA总线的多总线桥接器及其片上系统，包括：多个用于连接总线的总线接口；通道连接模块，用于桥接源总线和目标总线，还用于获取有效数据；连接于总线接口的时钟选择器，用于获取总线时钟，还用于输出源总线时钟和目标总线时钟；异步FIFO模块，与通道连接模块和时钟选择器相连接，用于获取源总线时钟、目标总线时钟和有效数据，还用于将有效数据输出至目标总线。根据本实施例的技术方案，能够通过一个桥接器建立任意两条总线的连接并进行数据读写，有效减少了片上系统的桥接器数量，有效降低了片上系统的电路面积，提高开发效率。
一种基于 amba 总线桥接器及其系统

[发明专利]音频指令的获取方法、系统、装置及存储介质-CN202310423765.5在审
发明人：何建东;唐芳福;岳椿 -专利权人：珠海芯探索微电子有限公司
申请日： 2023-04-18 - 公布日： 2023-08-11 - 主分类号： G06F18/214 文献下载
摘要：本发明公开了一种音频指令的获取方法、系统、装置及存储介质。该方法包括：根据有效响度阈值和有效音长阈值，对音频样本集进行有效音识别和标记；所述有效响度阈值用于表征对音频样本的响度特征进行识别的阈值，所述有效音长阈值用于表征对音频样本的音长特征进行识别的阈值；根据所述音频样本集的标记情况，结合节拍信号，生成检索值；根据所述检索值，在指令集中检索，得到所述检索值对应的有效指令。本发明实施例有利于提升音频指令的精度。本方法可以广泛应用于音频技术领域。
音频指令获取方法系统装置存储介质

[实用新型]基于电容式触摸按键的灵敏度自适应模块及其按键电路-CN202320064780.0有效
发明人： 唐芳福;何建东;岳椿 -专利权人：珠海芯探索微电子有限公司
申请日： 2023-01-05 - 公布日： 2023-08-04 - 主分类号： H03K17/96 文献下载
摘要：本实用新型提供了一种基于电容式触摸按键的灵敏度自适应模块及其按键电路，包括：用于采集充电时长的采样器，与控制电路相连接；电容状态分析模块，与采样器相连接，电容状态分析模块响应于采样器发送的充电时长输出充电时间调整信号；信号优化模块，与采样器、电容状态分析模块和感应电路相连接，信号优化模块响应于电容状态分析模块发送的充电时间调整信号向感应电路发送充电优化信号，或者向控制电路发送充电完成优化信号。根据本实施例的技术方案，能够通过电容状态分析模块检测电容的容量变化，并通过信号优化模块自适应调整充电信号和充电完成信号的发送时间，间接调节按键电路的灵敏度，提高按键电路的稳定性。
基于电容触摸按键灵敏度自适应模块及其电路

[实用新型]一种基于FPGA的电容式触摸按键控制器测试模块-CN202320042761.8有效
发明人： 唐芳福;何建东;岳椿 -专利权人：珠海芯探索微电子有限公司
申请日： 2023-01-05 - 公布日： 2023-07-07 - 主分类号： G05B23/02 文献下载
摘要：本实用新型提供了一种基于FPGA的电容式触摸按键控制器测试模块，包括：模拟按键；按键控制器，用于生成充电信号；感应测试模块，分别与模拟按键和按键控制器电连接，感应测试模块包括FPGA主控模块，FPGA主控模块响应于充电信号向按键控制器输出充电完成信号；其中，在模拟按键未触发的状态下，FPGA主控模块间隔第一充电时长输出充电完成信号，在模拟按键触发的状态下，FPGA主控模块间隔第二充电时长输出充电完成信号，第二充电时长小于第一充电时长。根据本实施例的技术方案，能够根据按键的触发状态调整充电完成信号的输出时间，实现了感应电路的模拟，实现了感应测试模块的复用，降低测试成本，提高测试效率。
一种基于 fpga 电容触摸按键控制器测试模块

[发明专利]一种片内高速总线数据的校验系统及校验方法-CN202211398816.5在审
发明人： 唐芳福;岳椿;尹丹 -专利权人：珠海芯探索微电子有限公司
申请日： 2022-11-09 - 公布日： 2023-03-21 - 主分类号： G06F11/08 文献下载
摘要：本发明提供了一种片内高速总线数据的校验系统及校验方法，包括主机设备、从机设备和用于在主机设备和从机设备之间进行数据传输的片内高速总线，还包括通过总线接口挂载于片内高速总线的检错纠错模块，当主机设备通过片内高速总线向从机设备进行数据读写时，检错纠错模块获取片内高速总线的写数据和读数据，并对访问地址相同的写数据和读数据进行数据校验。根据本实施例的技术方案，检错纠错模块可以获取每个设备的读写数据并进行数据检验，简化了片内高速总线数据的校验系统，无需在每个设备配置校验逻辑，节约了设计资源，提高了总线数据传输的可靠性及效率，同时还便于了数据校验设计的可移植性，降低了项目设计成本和开发周期。
一种高速总线数据校验系统方法

[发明专利]一种低压复位电路及其电子器件、电子设备-CN202211396363.2在审
发明人： 唐芳福;岳椿;尹丹 -专利权人：珠海芯探索微电子有限公司
申请日： 2022-11-09 - 公布日： 2023-03-07 - 主分类号： H03K17/22 文献下载
摘要：本发明提供了一种低压复位电路及其电子器件、电子设备，低压复位电路包括：用于输出工作电压的电压源；电压源的输出端连接偏压产生电路；用于输出复位标志电平的复位标志生成模块，包括PMOS管，PMOS管的栅极连接偏压产生电路，PMOS管的源极连接电压源；与复位标志生成模块连接滤波器，当PMOS管的栅源极电压差值小于开启电压值时，滤波器响应高电平的复位标志电平输出低压复位信号。根据本实施例的技术方案，以PMOS管的开启电压为参考电压，当工作电压降低使PMOS管的栅源极电压差值小于开启电压时，PMOS管的导通电阻快速增大使复位标志电平快速翻转为高电平，以使滤波器输出低压复位信号，提高低压复位电路的反应速度，提高了参考电压实际工作点的一致性。
一种低压复位电路及其电子器件电子设备

[发明专利]视频数据流解码IP核与方法、人工智能芯片及介质-CN202010883079.2有效
发明人：颜军;何建东;颜志宇;龚永红;唐芳福;韩俊 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2022-08-16 - 主分类号： H04N19/164 文献下载
摘要：本发明公开一种视频数据流解码IP核与方法、人工智能芯片及介质，其中IP核包括AXI接口模块、APB接口模块、协议解析模块、控制器模块及校验模块；AXI接口模块，用于实现AXI总线通信；APB接口模块，用于实现APB总线通信；协议解析模块，用于接收BT1120数据流并进行解码；控制器模块，用于所述IP核的工作调配；以及校验模块，用于校验纠正图像定时基准码和进行CRC校验，输出错误状态。本发明实施例实现对BT1120视频数据流的解码，不仅提高人工智能芯片的兼容性而且可以获取到极高质量的图像，有利于人工智能芯片的图像识别处理。
视频数据流解码 ip 方法人工智能芯片介质

[发明专利]RapidIO接口架构和数据处理方法-CN202010883101.3有效
发明人：颜军;黄仕林;颜志宇;龚永红;唐芳福;韩俊 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2022-04-08 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了一种RapidIO接口架构和数据处理方法，其中接口架构包括用于接收和发送数据的RapidIO接口模块；DMA模块；DDR3存储器；与所述DDR3存储器和DMA模块连接的DDR3控制器模块；ARM9处理器模块；AI协处理模块；与所述RapidIO接口模块连接的SPARC处理器模块；以及与所述RapidIO接口模块、DMA模块、DDR3控制器模块、SPARC处理器模块、ARM9处理器模块和AI协处理模块连接的AXI4桥接模块。本发明能够解决人工智能芯片对高速数据处理的要求。
rapidio 接口架构数据处理方法

[实用新型]音频传输电路-CN202120462685.7有效
发明人：何健东;颜军;唐芳福;韩俊 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2021-03-03 - 公布日： 2021-12-07 - 主分类号： H04R3/00 文献下载
摘要：本实用新型公开了一种音频传输电路，包括I2S接口模块、I2S时钟生成模块、数据缓存模块、寄存器模块和APB接口模块；其中，I2S接口模块用于接收和发送符合I2S协议的音频数据，并能够将音频数据进行串并转换；I2S时钟生成模块用于在主模式下生成时钟信号及左右声道数据选择信号；数据缓存模块用于缓存音频数据；寄存器模块包括若干个控制寄存器，用于控制整个音频传输电路的工作状态；APB接口模块用于实现APB接口协议，进而实现与CPU内部总线的数据交互。根据本实用新型的音频传输电路，可以很方便地实现ABP协议与I2S协议的相互转换，使得整个音频传输电路可以应用到任何具有APB总线的设备上，可移植性较强。
音频传输电路

[实用新型]异构多核处理器的时钟模块和异构多核处理系统-CN202021835688.2有效
发明人：颜军;黄仕林;颜志宇;龚永红;唐芳福;张业强 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2021-06-29 - 主分类号： G06F1/3234 文献下载
摘要：本实用新型公开了一种异构多核处理器的时钟模块和异构多核处理系统，包括多个第一IP时钟域，第二IP时钟域；其中，第一IP时钟域和第二IP时钟域均包括锁相环单元、第一分频器、第一时钟门控单元和第一时钟切换单元，第一分频器和第一时钟门控单元串联连接后的第一端与锁相环单元的连接，第一分频器和第一时钟门控单元串联后的第二端与第一时钟切换单元连接，第一时钟切换单元用于输出相应的时钟信号或者通过至少一个第二分频器输出相应的时钟信号。第一IP时钟域和第二IP时钟域提供相应的时钟信号，满足高速IP和低速IP的时钟信号需求，第一分频器和第二分频器可对时钟信号进行分频或升降频，当高速IP和低速IP闲置时，可实现降频运行，以降低功耗。
多核处理器时钟模块处理系统

[发明专利]基于ATE的SOC芯片低电压差分信号测试方法及装置-CN202110009431.4在审
发明人：颜军;赵厉;唐芳福;韩俊 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2021-01-05 - 公布日： 2021-05-11 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及集成电路测试领域，公开了一种基于ATE的SOC芯片低电压差分信号测试方法及装置，其测试方法包括：构建用于测试SOC低电压差分信号的计算机代码，计算机代码包含SOC低电压差分信号的参数，参数包括SOC芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；基于计算机代码通过仿真环境生成ATE可以识别的测试向量；ATE通过测试向量执行对SOC芯片低电压差分信号的测试。本发明至少具有以下有益效果：能够及时发现SOC芯片中低电压差分信号的异常现象，能够全面验证SOC芯片低电压差分信号的各项性能指标，降低SOC芯片中低电压差分信号的测试复杂度，提高测试效率，降低测试成本。
基于 ate soc 芯片电压信号测试方法装置

[发明专利]数字视频数据流接口单元IP核及人工智能芯片-CN202010882894.7在审
发明人：颜军;韩俊;颜志宇;龚永红;何建东;唐芳福 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2021-01-01 - 主分类号： G06F15/78 文献下载
摘要：本发明公开一种数字视频数据流接口单元IP核，包括数据采样处理模块、时序分析模块、寄存器配置模块及AXI接口时序处理模块。本发明通过设计带有支持中断的BT1120协议接收处理模块，通过APB总线接口配置相应的模块，数据采样模块对外部输入的BT1120协议的数据和时钟进行处理，提取出BT1120协议中定义的特征值信息，时序分析模块对这些信息进行分析，产生行、场、帧等时序控制信号，并解析出有效数据的图像数据信号以及帧开始和帧结束标志。AXI接口时序处理模块对解析出的数据存储到缓存异步FIFO中，将FIFO中的数据发送到AXI总线上挂接的存储设备中。
数字视频数据流接口单元 ip 人工智能芯片

[实用新型]一种基于异构多核人工智能芯片的信号复位系统-CN202020012989.9有效
发明人：龚永红;颜军;何建东;唐芳福;许怡冰 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-01-02 - 公布日： 2020-08-18 - 主分类号： H03K17/22 文献下载
摘要：本实用新型涉及一种基于异构多核人工智能芯片的信号复位系统，包括用于实现对外部复位信号进行滤波消抖的消抖模块，用于实现对已消抖复位信号进行调度的调度模块，用于实现对所述外部复位信号进行同步的第一同步模块，用于实现芯片与片外设备信号之间交互的APB通讯模块，用于实现对异常复位信号进行复位的看门狗定时模块以及用于实现对看门狗复位信号进行同步的第二同步模块。本实用新型可以基于异构多核人工智能芯片对其往来交互信号进行复位，有效提升了该类芯片运行的稳定性。
一种基于多核人工智能芯片信号复位系统

[实用新型]大小端兼容IP核及异构芯片-CN202020037651.9有效
发明人：黄仕林;颜军;唐芳福;许怡冰;张志国 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-01-08 - 公布日： 2020-08-04 - 主分类号： G06F15/163 文献下载
摘要：本实用新型公开了一种大小端兼容IP核和具有该IP核的异构芯片，大小端兼容IP核包括：小端接口、大端接口、第一配置寄存器、第二配置寄存器、读出转换模块和写入转换模块。小端接口连接存储模式为小端的处理器，大端接口，大端接口连接存储模式为大端的处理器。第一配置寄存器的输入端与小端接口连接，输出端与所述大端接口连接。第二配置寄存器的输出端与小端接口连接，输入端与所述大端接口连接。读出转换模块两输入端分别与小端接口及第一配置寄存器连接，输出端与大端接口连接。写入转换模块的两输入端分别与大端接口及第二配置寄存器连接，输出端与所述小端接口连接。上述技术方案的IP核可实现大小端芯片之间的数据交互，便于搭建异构构架。
大小兼容 ip 芯片

1
2
3
下一页»
尾页
共 42 条