“周前能”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果53个，建议您升级VIP下载更多相关专利

[发明专利]一种交流增强-差分反馈补偿技术的三级放大器-CN202310570194.8在审
发明人：李红娟;周前能;田鑫 -专利权人：重庆邮电大学
申请日： 2023-05-19 - 公布日： 2023-10-03 - 主分类号： H03F3/45 文献下载
摘要：本发明请求保护一种交流增强‑差分反馈补偿技术的三级放大器，包括放大级A1、放大级A2、放大级A3、前馈放大级Af1、前馈放大级Af2、交流放大级Aa、差分反馈放大级Afb、有源反馈放大级Ac、补偿电容Ca以及补偿电容Cf。本发明利用放大级A1、放大级A2以及放大级A3等实现高增益，采用前馈放大级Af1、前馈放大级Af2等电路来实现多路径技术，提高三级放大器的速度，采用交流放大级Aa与补偿电容Ca构成交流增强补偿结构以及差分反馈放大级Afb、有源反馈放大级Ac与补偿电容Cf构成差分反馈补偿结构等补偿技术来提高三级放大器的稳定性，从而实现一种交流增强‑差分反馈补偿技术的三级放大器。
一种交流增强反馈补偿技术三级放大器

[发明专利]一种用于延迟锁相环的电荷泵电路-CN201911355896.4有效
发明人： 周前能;王道明;李红娟 -专利权人：重庆邮电大学
申请日： 2019-12-25 - 公布日： 2023-07-21 - 主分类号： H03L7/089 文献下载
摘要：本发明请求保护一种用于延迟锁相环的电荷泵电路，包括充放电流偏置电路及电荷泵核心电路。充放电流偏置电路采用工作在线性区MOS管作源极负反馈阻抗结构来提高电流精度；电荷泵核心电路采用NMOS管M20栅极与PMOS管M19栅极相连且NMOS管M20源极接外部地线GND结构、PMOS管M21栅极与NMOS管M22栅极相连且PMOS管M21源极接外部电源VDD结构等技术抑制电路电荷共享效应，采用放电反馈电路及充电反馈电路来提高电荷泵充/放电电流匹配性能，采用PMOS管M17及NMOS管M18分别构成MOS电容抑制电荷泵开关阶段由于馈通引起输出端抖动问题，从而实现一种用于延迟锁相环的电荷泵电路。
一种用于延迟锁相环电荷电路

[发明专利]一种高速耐压电平转换电路-CN201911197548.9有效
发明人： 周前能;谢吉辉;李红娟 -专利权人：重庆邮电大学
申请日： 2019-11-29 - 公布日： 2023-07-21 - 主分类号： H03K19/0175 文献下载
摘要：本发明请求保护一种高速耐压电平转换电路，包括电平转换核心电路及输出反相器等。本发明采用由NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M11、PMOS管M12等6个MOS管作为输入驱动管以及由交叉耦合对管PMOS管M7、PMOS管M8构成锁存器等技术实现高速转换性能，采用MOS管堆栈结构提高电路耐压性能，同时输出反相器中PMOS管M15的源极接外部高电源2VDD以及NMOS管M16的源极接外部低电源VDD，从而实现一种高速耐压的电平转换电路。
一种高速耐压电平转换电路

[发明专利]一种用于降压型开关电源的自适应关断时间产生电路-CN202010104241.6有效
发明人： 周前能;关晶晶;李红娟;李文鸽 -专利权人：重庆邮电大学
申请日： 2020-02-20 - 公布日： 2023-07-21 - 主分类号： H02M3/158 文献下载
摘要：本发明请求保护一种用于降压型开关电源的自适应关断时间产生电路，包括正比输入电压的电流产生电路及自适应关断时间产生核心电路。正比输入电压的电流产生电路采用PMOS管M5与电阻R2串联采样输入电压Vin，放大器A1及电阻R1提取PMOS管M5的栅源电压，实现正比于输入电压Vin的电容C1充电电流；自适应关断时间产生核心电路采用两对电流镜及3个电阻来采样降压型电源转换器输出端Vout的电压Vout，使得关断时间跟随电压Vin、电压Vout变化而变化进而实现自适应调整，电路电流与降压型电源转换器的负载电流无关，开关频率不受负载电流影响，从而实现了一种用于降压型开关电源的自适应关断时间产生电路。
一种用于降压开关电源自适应时间产生电路

[发明专利]一种用于电源管理芯片的过零检测电路-CN202310063741.3在审
发明人： 周前能;操雷;李红娟 -专利权人：重庆邮电大学
申请日： 2023-02-06 - 公布日： 2023-06-09 - 主分类号： H03K17/13 文献下载
摘要：本发明请求保护一种用于电源管理芯片的过零检测电路，包括自适应失调电压产生电路、延时调节电路及低边功率管驱动信号产生电路。本发明采用自适应失调电压产生电路产生一个与电源管理芯片的输出电压Vout线性相关的失调电压并叠加到电源管理芯片的低边功率管的漏极电压Vsw上，有效地抑制由于不同电感电流下降斜率而引起比较误差的问题，提高动态比较器的精度及速度；采用动态比较器的反馈作用来控制双向移位寄存器a及双向移位寄存器b，进而精确控制延时链电路的延时时间(即低边功率管的驱动信号端Toff的信号脉宽时间)，从而及时关断电源管理芯片的低边功率管，实现一种高精度的过零检测电路。
一种用于电源管理芯片检测电路

[发明专利]一种用于片上时钟产生电路的电荷泵电路-CN202310207265.8在审
发明人：李红娟;陈际宇;周前能 -专利权人：重庆邮电大学
申请日： 2023-03-06 - 公布日： 2023-06-02 - 主分类号： H02M3/07 文献下载
摘要：本发明请求保护一种用于片上时钟产生电路的电荷泵电路，包括偏置电路、补偿电路及电荷泵核心电路。本发明采用MOS管M11～M36以及运算放大器OP2组成动态补偿电流结构，并通过PMOS管M12、PMOS管M18、NMOS管M28、NMOS管M30等MOS管的电流对电荷泵充/放电流进行动态补偿，增大电荷泵的充/放电电流的匹配范围，采用PMOS管M50抑制沟道调制效应影响PMOS管M51电流以及NMOS管M57抑制沟道调制效应影响NMOS管M58电流的技术，提高电荷泵充放电电流的匹配性，从而实现一种用于片上时钟产生电路的高性能电荷泵电路。
一种用于时钟产生电路电荷

[发明专利]一种用于电源管理芯片的快速电平位移电路-CN202310003981.4在审
发明人： 周前能;操雷;李红娟 -专利权人：重庆邮电大学
申请日： 2023-01-03 - 公布日： 2023-05-30 - 主分类号： H03K19/0185 文献下载
摘要：本发明请求保护一种用于电源管理芯片的快速电平位移电路，包括电平位移核心电路及低延时通路检测电路。本发明采用电阻R1使得PMOS管M5‑M6漏极电压能快速从VDDH降为VSSH，提高电路瞬态特性，缩短电压转换的延迟并减少开关损耗；采用PMOS管M13‑M14构成上拉MOS管，使PMOS管M5‑M6漏极电压快速上升，减少开关损耗；采用栅极、源极和衬底短接NMOS管M7‑M8来实现二极管，使PMOS管M5‑M6漏极的低电位均不低于VSSH‑0.7，提高电路可靠性，采用反相器实现延迟链技术，使对应与非门输出一个下脉冲信号，进而电路输出一个与输入信号变化一致的高压信号，从而实现高性能的快速电平位移电路。
一种用于电源管理芯片快速电平位移电路

[发明专利]一种基于Sigma-delta调制器的小数分频锁相环电路-CN202211603045.9在审
发明人：张红升;彭腾;周前能;杨虹;徐璐;费林坤 -专利权人：重庆邮电大学
申请日： 2022-12-13 - 公布日： 2023-05-12 - 主分类号： H03L7/18 文献下载
摘要：本发明涉及一种基于Sigma‑delta调制器的小数分频锁相环电路，属于电子电路领域。锁相环的整体电路结构包括时钟分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和Sigma‑delta调制器。采用基于MASH结构的优化设计，Sigma‑Delta调制器级联实现高阶结构，然后将小数分频的信号输出整合在锁相环当中。通过本发明优化设计的Sigma‑Delta调制器在提高小数分频精度的同时，提高了调制器的信噪比。在锁相环里通过Sigma‑delta调制器输出信号与分频信号进行整合，再传输到PFD与参考信号进行相位比较来控制VCO的频率输出，完成相位噪声良好的高精度高性能锁相环电路。
一种基于 sigma delta 调制器小数分频锁相环电路

[发明专利]一种用于电源管理芯片的高PSRR基准参考电路-CN202310063736.2在审
发明人： 周前能;田鑫;李红娟 -专利权人：重庆邮电大学
申请日： 2023-02-06 - 公布日： 2023-05-09 - 主分类号： G05F1/56 文献下载
摘要：本发明请求保护一种用于电源管理芯片的高PSRR基准参考电路，包括自偏置前调整电路及基准参考核心电路。本发明采用自偏置前调整电路为基准参考核心电路提供工作电源，提高电路的电源抑制比；采用NPN三极管Q12与NPN三极管Q13作为误差放大器的输入对管且其发射极接电阻R6，有效地增加了误差放大器的共模输入范围，降低了电路的复杂度，在误差放大器的输出端接电容C1，提高了电路环路稳定性；采用工作在亚阈值区PMOS管M3提供的电流在电阻R2上产生的电压补偿NPN三极管Q9基极‑发射极电压VBE9的温度高阶非线性，从而获得高PSRR、低温漂系数的基准参考电压，进而实现高PSRR基准参考电路。
一种用于电源管理芯片 psrr 基准参考电路

[发明专利]一种用于DC-DC变换器的自适应导通时间产生电路-CN202211650431.3在审
发明人： 周前能;吴鹏;李红娟 -专利权人：重庆邮电大学
申请日： 2022-12-21 - 公布日： 2023-05-05 - 主分类号： H02M3/158 文献下载
摘要：本发明请求保护一种用于DC‑DC变换器的自适应导通时间产生电路，包括自适应导通时间产生核心电路及输出整形电路。本发明采用NMOS管M1、电阻R1～R2、放大器A1及受控电阻R3产生自适应于DC‑DC变换器输入电压及输出电压且不随电容极板电压变化的电流IR3，采用电阻R4及PMOS管M3构成源跟随器使电流IR4与电流IR3相关，采用电阻R4～R5、PMOS管M3、NMOS管M4构成电流比较器并比较电流IR4与参考电流IR6，降低了系统功耗且提高了比较速度，采用反相器INV1、反相器INV2、NMOS管M5～M6构成输出整形电路，提高电路整形效率与翻转速度，从而实现高性能的自适应导通时间产生电路。
一种用于 dc 变换器自适应时间产生电路

[发明专利]一种应用于锁相环系统的宽匹配范围电荷泵-CN202310003736.3在审
发明人： 周前能;杨鹏;李红娟 -专利权人：重庆邮电大学
申请日： 2023-01-03 - 公布日： 2023-05-05 - 主分类号： H02M3/07 文献下载
摘要：本发明请求保护一种应用于锁相环系统的宽匹配范围电荷泵，属于微电子技术领域，包括充电电流补偿电路、电荷泵核心电路及放电电流补偿电路。本发明采用MOS管M13～M15及放大器OP2构成低电压区域充电电流IUP补偿电路，提高低电压区域IUP匹配范围，采用放大器OP5、PMOS管M19及传输门T1构成高电压区域IUP的补偿电路，提高高电压区域IUP匹配范围，采用MOS管M16～M18及放大器OP3构成高电压区域放电电流IDN补偿电路，提高高电压区域IDN匹配范围，采用放大器OP4、NMOS管M20及传输门T6构成低电压区域IDN的补偿电路，提高低电压区域IDN匹配范围，进而提高充/放电电流匹配范围，实现宽匹配范围电荷泵。
一种应用于锁相环系统匹配范围电荷

[发明专利]用于低压差线性稳压器芯片的高阶温度补偿带隙基准电路-CN202310063743.2在审
发明人： 周前能;田鑫;李红娟 -专利权人：重庆邮电大学
申请日： 2023-02-06 - 公布日： 2023-05-02 - 主分类号： G05F1/56 文献下载
摘要：本发明请求保护一种用于低压差线性稳压器芯片的高阶温度补偿带隙基准电路，包括(μn)‑1偏置电流产生电路、(μn)‑3(VTHn)‑2偏置电流产生电路及带隙基准核心电路。本发明采用MOS管M7‑M8、MOS管M12‑M13及MOS管M10构成负反馈环路，采用MOS管M7‑M9构成正反馈环路，电阻R2和电容C2构成低通滤波器并降低正反馈环路增益，确保电路稳定；偏置电流产生电路为带隙基准核心电路提供偏置电流，产生具有温度高阶特性的电流IQ2，有效地补偿VEB1温度高阶非线性，从而获得高阶补偿的带隙基准参考电压，进而实现高阶温度补偿带隙基准电路。
用于低压线性稳压器芯片温度补偿基准电路

[发明专利]一种采用镜像结构的栅压自举采样开关电路-CN201910842185.3有效
发明人： 周前能;高唱;李红娟 -专利权人：重庆邮电大学
申请日： 2019-09-06 - 公布日： 2023-03-31 - 主分类号： H03K17/042 文献下载
摘要：本发明请求保护一种采用镜像结构的栅压自举采样开关电路，通过采用“镜像”结构使得自举电容增大为传统电路的2倍，提高采样开关线性度；采用钟控虚拟MOS管吸收相关MOS管产生的沟道电荷的技术，抑制沟道电荷注入；采用钟控反相器输出端驱动NMOS管M10与NMOS管M12的结构，减小采样开关管M11栅极节点的寄生电容，抑制电路电荷共享，在采样开始阶段，NMOS管M10和NMOS管M12分别与PMOS管MOS管M5和PMOS管M13同时导通，加快采样开关的导通速度，在采样到保持转换瞬间，PMOS管M8与NMOS管M9组成电路以及PMOS管M16与NMOS管M17组成电路有一段时间同时保持导通，加快采样开关的关断速度。本电路有效地提高了栅压自举采样开关电路的线性度及开关速度，从而有效地改善了栅压采样开关电路整体性能。
一种采用结构采样开关电路

[发明专利]一种高频时钟占空比校准电路-CN202211338121.8在审
发明人： 周前能;陈际宇;李红娟 -专利权人：重庆邮电大学
申请日： 2022-10-28 - 公布日： 2023-03-14 - 主分类号： H03K3/017 文献下载
摘要：本发明请求保护一种高频时钟占空比校准电路，属于微电子技术领域。包括时钟占空比检测电路及时钟占空比调整电路。本发明采用时钟占空比检测电路及跨导运算放大器构成负反馈补偿电路技术使输入时钟占空比小于50％时输出时钟高电平时间小于低电平时间，调整电容C1～C2的电压，将电容的变化电压转为电流并调整PMOS管M18及NMOS管M25的漏极电流，进而校准时钟占空比；采用多支路占空比调整电路及由PMOS管M7～M8构成共模反馈等技术，使得输入时钟占空比小于50％时开关S1～S3逐个关断及开关S4～S6逐个开启，使得时钟信号的校准值达到输入时钟信号的偏移量，获得占空比为50％的输出时钟，从而实现一种高频时钟占空比校准电路。
一种高频时钟校准电路

[发明专利]一种自缓冲环路控制技术的带隙基准源电路-CN202211381675.6在审
发明人： 周前能;吴鹏;李红娟 -专利权人：重庆邮电大学
申请日： 2022-11-04 - 公布日： 2023-01-31 - 主分类号： G05F1/567 文献下载
摘要：本发明请求保护一种自缓冲环路控制技术的带隙基准源电路，包括启动电路、偏置电路及带隙基准核心电路。本发明利用PNP三极管Q5、PNP三极管Q6等相关电路产生正温度系数电压并与NPN三极管Q4的基极‑发射极电压进行加权产生低温漂带隙基准输出电压，利用自缓冲环路控制的负反馈环路技术来抑制带隙基准源电路输出端电压变化，提高带隙基准源电路环路的调整速度，利用电流补偿电路来增加流过电阻R13与电阻R14的电流，有效地抑制不同工艺角、温度下PNP三极管的电流放大倍数不同导致的失配对带隙基准输出电压的影响，进而获得高性能的带隙基准电压，从而实现一种自缓冲环路控制技术的带隙基准源电路。
一种缓冲环路控制技术基准电路

1
2
3
4
下一页»
尾页
共 53 条