“吴英攀”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]一种利用FPGA对FLASH进行分段保护的电路-CN201910541215.7有效
发明人：张伟彬;赵振涌;王宁;杨海涛;李婷婷;张艳芳;袁寰;汪辉;吴英攀;田培岗;贾明福 -专利权人：北京自动化控制设备研究所
申请日： 2019-06-21 - 公布日： 2023-04-07 - 主分类号： G11C16/22 文献下载
摘要：本发明公开了一种利用FPGA对FLASH进行分段保护的电路，采用FPGA对FLASH器件WE信号进行封锁保护，仅在用户解锁后的对应数据段访问且FLASH供电正常时，允许WE信号有效，否则一直无效；以实现任意FLASH段的用户解锁和保护，实现设备通电和掉电时FLASH数据保护。它包括电源监测电路，分段保护状态存储电路，段地址比较电路，写使能封锁电路。本发明的优点是，本发明利用FPGA和电源监测器件实现FLASH数据分段保护、掉电保护，解决了常见FLASH数据意外丢失问题，具有实现方式巧妙、电路设计简洁、配置灵活、易于推广等优点。
一种利用 fpga flash 进行分段保护电路

[发明专利]基于FPGA的电机时序控制方法-CN202211319570.8在审
发明人：高凯;张亮;熊官送;张伟彬;何杰;吴英攀;李光汉;张乾 -专利权人：北京自动化控制设备研究所
申请日： 2022-10-26 - 公布日： 2023-03-07 - 主分类号： H02P21/14 文献下载
摘要：本发明公开了基于FPGA的电机时序控制方法，采用固定的频标信号作为所有运算的时间基准源，PWM增减计数峰值为1/2PWM周期对应值，其斜率为±1，在模块顶层对频标信号频率、PWM周期、AD采样起始时刻、位置信息和速度信息的采样起始点、电流环和速度环解算起始点进行参数化配置；处理器工作中断周期和中断使能通过寄存器配置，中断使能寄存器控制中断信号的输出，中断周期寄存器控制中断时间。本发明解决了跨时钟域的问题，同时具有较好的移植性，可在不同厂家的FPGA芯片上稳定可靠的运行。
基于 fpga 电机时序控制方法

[发明专利]一种可动态配置的大带宽数字信号低通滤波器实现方法-CN201810681031.6有效
发明人：赵振涌;何杰;吴英攀;李晓庆;张伟彬;王宁;汪辉 -专利权人：北京自动化控制设备研究所
申请日： 2018-06-27 - 公布日： 2023-02-10 - 主分类号： H03H17/02 文献下载
摘要：本发明公开了一种可动态配置的大带宽数字信号低通滤波器的实现方法，采用APB总线，能实时调节滤波带宽，可设定滤波器初值，通过时钟域同步后，采用计数器的方式实现低通滤波器，该滤波器的最大带宽是高频采样时钟(频率一般可达几百MHz)1/2，因此具有很大的带宽；较D触发器通过高频时钟锁存比较实现低通滤波的方式占用资源更少，效率更高。
一种动态配置带宽数字信号滤波器实现方法

[发明专利]一种应用于惯导系统的测频装置及其测频方法-CN201911309288.X有效
发明人：何杰;赵振涌;李晓庆;王宁;袁寰;吴英攀 -专利权人：北京自动化控制设备研究所
申请日： 2019-12-18 - 公布日： 2022-01-11 - 主分类号： G01R23/10 文献下载
摘要：本发明涉及一种应用于惯导系统的测频装置及其测频方法，装置包括待测信号滤波模块、锁存和清零信号产生模块、整周期计数器模块、填充脉冲计数器模块和计数锁存模块；待测信号滤波模块对待测信号滤波处理；锁存和清零信号产生模块产生定时锁存信号和定时清零信号；整周期计数器模块对整周期待测信号脉冲计数并将所得值发送给计数锁存模块；填充脉冲计数器模块对采样闸门周期开始前非整周期填充高频脉冲计数并将所得值发送给计数锁存模块；计数锁存模块用于接收整周期计数器模块所发送的计数值并存储，还用于接收填充脉冲计数器模块所发送的计数值并处理和存储。本发明解决了对待测信号在闸门后沿计数值依赖的问题，降低了对闸门后沿的时序要求。
一种应用于系统装置及其方法

[发明专利]一种自适应守时授时方法-CN202011500144.5在审
发明人：葛飞;王宁;贾明福;张伟彬;李晓庆;吴英攀;高凯 -专利权人：北京自动化控制设备研究所
申请日： 2020-12-18 - 公布日： 2021-03-26 - 主分类号： H03K23/40 文献下载
摘要：本发明提供了一种自适应守时授时方法，采用两个计数器分别对滤波后的外部输入信号和本地信号进行计数，以修正本地信号的周期和相位，使本地信号对齐滤波后的外部输入信号，同时还消除了外部输入信号异常情况对本地信号的影响。本发明的方法利用已有的硬件电路资源即可实现，不必增加额外的复杂器件，也不影响其他功能，安全可靠且具备很好的通用性和实用性。本发明的方法已经过实际产品验证，可以实现守时和授时功能，且在首次同步守时或者外部输入信号异常的情况下，不会引起本地信号的跳变、抖动等异常情况。
一种自适应守时授时方法

[发明专利]一种基于延时链架构的相位检测实现方法-CN201410538977.9有效
发明人：赵振涌;王宁;何杰;张伟彬;李婷婷;汪辉;袁寰;李晓庆;陈昭;吴英攀 -专利权人：北京自动化控制设备研究所
申请日： 2014-10-13 - 公布日： 2019-11-15 - 主分类号： G01R25/00 文献下载
摘要：本发明属于频率测量领域，具体涉及一种基于新型延时链架构的相位检测实现方法。它包括下述步骤：步骤一：延迟，将输入信号延迟三次，每次延迟一个周期；步骤二：触发，用延迟两个周期的信号作为误差信号的起始触发，用延迟三个周期的信号作为误差信号的终止触发，得到误差信号的延迟长度。本发明的显著效果是：本发明可以有效提取出采样过程中因非正周期引入的误差，且在任意位置将误差输出，有效避免误差对系统造成的影响。
一种基于新型延时架构相位检测实现方法

[实用新型]一种低功耗激振电路-CN201620454248.X有效
发明人：陈昭;赵振涌;李晓庆;吴英攀;何杰;汪辉 -专利权人：北京自动化控制设备研究所
申请日： 2016-05-18 - 公布日： 2016-11-30 - 主分类号： H03H11/46 文献下载
摘要：本新型属于电路，具体涉及一种低功耗激振电路。一种低功耗激振电路，其中，包括反相器A1和反相器A2，其中反相器A1和反相器A2通过直流电流分隔器B2串接，反相器A1的输入端和输出端通过放大器B1连接，反相器A2与相位补偿支路并联，串接的反相器A1和反相器A2与电阻D1并联。本新型的效果是：专用ASIC电路技术，依靠成熟的半导体集成电路制造技术，能够使产品在体积，功耗，成品率方面得到很大的提升，最终得到的激振电路面积由厘米级下降为毫米级，至少下降一个数量级。
一种功耗电路

[发明专利]微处理器功能验证测试用例的功能树结构及自动生成方法-CN200910079415.1有效
发明人： 吴英攀;于立新;彭和平;兰利东;周海洋 -专利权人：北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所
申请日： 2009-03-11 - 公布日： 2009-08-05 - 主分类号： G06F17/50 文献下载
摘要：一种微处理器功能验证测试用例的功能树结构及自动生成方法，本发明采用功能树结构的方法描述测试用例，该功能树结构结构层次比较清晰，各种指令和参数之间的关系也比较清楚，易于采用编程语言进行描述；本发明利用Perl语言自动把功能树结构映射为SystemVerilog语言描述的测试用例，只需根据功能树结构输入相应的指令便可以自动产生测试用例，从而减少了将功能树结构转化为测试用例所花的时间，提高了验证效率，确保产品能够在较短的时间里不带功能缺陷上市；另外，由于本方法可以在现有功能树结构的基础上根据不同产品增加或减少指令或参数，能够适用不同产品的测试用例的自动生成，从而提高了测试用例的可重用性。
微处理器功能验证测试结构自动生成方法

1
共 8 条