“合肥沛睿微电子股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果40个，建议您升级VIP下载更多相关专利

[发明专利]自适应识别闪存类型方法及计算机可读取存储介质及装置-CN201911023383.3有效
发明人：陈双喜;郑诚 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2019-10-25 - 公布日： 2023-10-24 - 主分类号： G06F3/06 文献下载
摘要：本发明涉及一种自适应识别闪存类型方法，由处理器执行，包含：驱动在特定设置状态下的闪存接口使用特定通信协议发出用于读取NAND闪存标识符的读取命令给NAND闪存模块；如果读取失败，改变闪存接口的设置状态、通信协议，或以上两者，再进行一次读取操作，直到预设的调整都尝试过为止；以及如果读取成功，将读出的NAND闪存标识符存储到非易失性存储器。通过如上的自动化方法能够解决传统用人工识别再烧录电子熔丝所产生的高成本及制造弹性低的缺点。
自适应识别闪存类型方法计算机读取存储介质装置

[发明专利]快闪记忆体控制器及相关的存取方法及电子装置-CN201811045853.1有效
发明人：陈彦仲;蔡函庭;许维仁;张文信 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2018-09-07 - 公布日： 2023-10-20 - 主分类号： G06F3/06 文献下载
摘要：本发明揭露一种快闪记忆体控制器，其包含一人工智能模组以及一微处理器。在该快闪记忆体控制器的操作中，该人工智能模组用以根据来自一主装置的多个存取命令以及/或是由该快闪记忆体控制器所控制的一快闪记忆体模组的多个参数，以决定出一第一使用者行为模式或是一第二使用者行为模式，并据以产生一判断结果；以及当该判断结果为该第一使用者行为模式时，该微处理器采用一第一控制策略来控制该快闪记忆体模组；以及当该判断结果为该第二使用者行为模式时，该微处理器采用不同于该第一控制策略的一第二控制策略来控制该快闪记忆体模组。
记忆体控制器相关存取方法电子装置

[发明专利]快速恢复工作状态的方法及电子装置-CN202011060749.7有效
发明人：林帅;郑强强 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2020-09-30 - 公布日： 2023-10-03 - 主分类号： G06F9/4401 文献下载
摘要：一种电子装置包含保持电路(retention circuit)、电源闸控(Power gated circuit)电路与控制电路。电源闸控电路包含主电路与内存。其中，当控制电路接收到休眠讯号时，使与电源闸控电路相关的保持数据存储于保持电路后，使电源闸控电路进行断电。其中，当控制电路接收到唤醒讯号时，使电源闸控电路复电后，使存储于保持电路的保持数据回存于电源闸控电路的内存，且电源闸控电路的主电路根据存储于内存的保持数据进行恢复工作状态的运作。
快速恢复工作状态方法电子装置

[发明专利]坏块表继承方法及其存储装置-CN202210034811.8有效
发明人：付应辉;张云路;李皓 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2022-01-13 - 公布日： 2023-09-19 - 主分类号： G06F3/06 文献下载
摘要：本申请公开了一种坏块表继承方法及其存储装置。坏块表继承方法应用于存储装置的主控芯片且包括以下步骤：对存储装置的存储模块进行扫描检测，以生成原始坏块表，并存储在存储模块的第一存储位置，其中，原始坏块表记录存储模块中每一个平面的坏块信息；以及对存储模块进行低级格式化操作时，读取原始坏块表，并基于存储装置所操作的多平面模式执行自适应继承程序，以生成系统坏块表，并存储在存储模块的第二存储位置，其中，系统坏块表记录多平面模式对应的坏块信息。因此，可保证存储装置损坏不认盘或更新固件时仍可获取原始坏块表，且存储装置更换操作的平面模式时，也可完整继承原始坏块表。
坏块表继承方法及其存储装置

[发明专利]用于存储器的数据加解密系统及数据加解密方法-CN202310074893.3在审
发明人：张宇;荆永鹏 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2023-01-16 - 公布日： 2023-09-08 - 主分类号： G06F21/78 文献下载
摘要：本申请提供一种用于存储器的数据加解密系统及数据加解密方法。数据加解密系统包括主机、存储器模块及加解密模块。在写入操作中，加解密模块对写入地址信号执行加密算法以得到第一种子数据，据此对初始写入数据信号执行第一扰乱程序以产生第一写入数据信号，且依据共享种子数据对第一写入数据信号执行第二扰乱程序，以产生加密写入数据信号。在读取操作中，加解密模块依据共享种子数据执行第二扰乱程序以产生第一读取数据信号，对读取地址信号执行加密算法以得到第二种子数据，且据此对第一读取数据信号执行第一扰乱程序，以产生解密读取数据信号。由于是以读取地址及写入地址的唯一性为基础来执行加密算法及扰乱程序，可提升安全性。
用于存储器数据解密系统方法

[发明专利]快闪记忆体控制器及相关的访问方法及电子装置-CN201811043980.8有效
发明人：陈彦仲;潘俊忠;许维仁;魏翊庭 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2018-09-07 - 公布日： 2023-09-01 - 主分类号： G06F3/06 文献下载
摘要：本发明揭露一种快闪记忆体控制器，其包含有一人工智慧模组以及一微处理器。在该快闪记忆体控制器的操作中，该人工智慧模组用以自一主装置接收一读取命令，并根据该读取命令以产生一辅助命令；以及该微处理器用以根据该读取命令所包含的一逻辑位址来参考一第一逻辑位址至实体位址映射表，以自一快闪记忆体模组中读取一资料；以及该微处理器另根据该辅助命令以自该快闪记忆体模组中读取一第二逻辑位址至实体位址映射表，其中该第二逻辑位址至实体位址映射表并未包含该读取命令所包含的该逻辑位址。
记忆体控制器相关访问方法电子装置

[发明专利]运行日志信息的访问方法及存储设备-CN202011038258.2有效
发明人：付应辉;刘新 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2020-09-28 - 公布日： 2023-08-29 - 主分类号： G06F16/11 文献下载
摘要：本申请公开一种运行日志信息的访问方法及存储设备。所述方法包括：设置内存的缓冲区域且缓存存储设备的运行日志信息于内存的缓冲区域；将缓冲区域内的运行日志信息写入闪存的特定存储区域，并于写入完毕后修改内存的存储区块所纪录的偏移值，且释放内存的缓冲区域，以重新缓存运行日志信息；每隔一段预定时间将存储区块更新至闪存；存储设备进入初始化阶段，启用看门狗电路，当看门狗电路计数一预设计数时间过后且存储设备未完成初始化阶段时通过读取闪存的特定存储区域而获取最新的运行日志信息；当存储设备完成初始化阶段后，关闭看门狗电路。
运行日志信息访问方法存储设备

[发明专利]快闪记忆体控制器及相关电子装置-CN201811020330.1有效
发明人：张文信;陈彦仲;许维仁;周宇峰 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2018-09-03 - 公布日： 2023-08-22 - 主分类号： G06F3/06 文献下载
摘要：本发明揭露一种快闪记忆体控制器，其包含有一人工智慧模组以及一微处理器。在该快闪记忆体控制器的操作中，该人工智慧模组是自一主装置接收一资料，并判断该资料是属于重要资料或是不重要资料，以产生一判断结果；以及该微处理器是用以根据该判断结果以决定将该资料写入至一快闪记忆体模组中，其中该快闪记忆体模组包含多个第一区块以及多个第二区块，其中该多个第一区块中每一个记忆单元所记忆的位元数低于该多个第二区块中每一个记忆单元所记忆的位元数；以及当该判断结果指出该资料是属于重要资料时，该资料仅会储存至该多个第一区块。
记忆体控制器相关电子装置

[发明专利]处理暨存储电路-CN202011297099.8有效
发明人：林帅;张宇 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2020-11-18 - 公布日： 2023-08-18 - 主分类号： G06F15/78 文献下载
摘要：本案公开一种处理暨存储电路，包含仲裁器、至少一第一级内存单元、中央处理单元以及至少一硬件加速引擎。第一级内存单元电性连接仲裁器，中央处理单元电性连接仲裁器并具有一第二级内存单元，中央处理单元通过仲裁器存取第一级内存单元，且中央处理单元于存取数据时，是优先存取第一级内存单元；硬件加速引擎电性连接仲裁器，以通过仲裁器存取第一级内存单元。其中，仲裁器设定中央处理单元存取第一级内存单元的优先权大于硬件加速引擎。
处理存储电路

[发明专利]用于多个存储器的数据存取方法及数据存取系统-CN202310086360.7在审
发明人：胡昭耀;林帅;梁致凡 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2023-01-17 - 公布日： 2023-06-23 - 主分类号： G06F3/06 文献下载
摘要：本申请公开一种用于多个存储器的数据存取方法及数据存取系统。数据存取系统包括主机及存储器控制器，且数据存取方法包括执行一排序操作，以通过存储器控制器对多个存储器的多个块进行排序以对应于顺序性排列的多个磁盘逻辑地址。多个存储器的多个块包括第一存储器的M个第一块和第二存储器的N个第二块，M和N分别为大于1的整数，且M个第一块和N个第二块在多个磁盘逻辑地址下为交错排序的，借此让主机在存取多个块时可均匀存取第一存储器和第二存储器。
用于存储器数据存取方法系统

[发明专利]记忆体控制装置、控制方法及其安全特征的生成方法-CN201811074490.4有效
发明人：黄识夫;陈政宇;谢易霖;萧景隆 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2018-09-14 - 公布日： 2023-04-28 - 主分类号： G06F3/06 文献下载
摘要：本申请公开了记忆体控制装置、控制方法及其安全特征的生成方法。一种快闪记忆体的安全特征的生成方法，其包括：抹除快闪记忆体的一记忆区块、不带验证地写入抹除后的记忆区块、取得写入后的记忆区块内的多个单元、以及基于取得的单元建立一安全特征。
记忆体控制装置方法及其安全特征生成

[发明专利]内嵌式存储装置及其设备管理方法-CN202211622219.6在审
发明人：高彭;梁致凡 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2022-12-16 - 公布日： 2023-04-18 - 主分类号： G06F3/06 文献下载
摘要：本申请公开了一种内嵌式存储装置及其设备管理方法，所述内嵌式存储装置包括多个存储设备，所述设备管理方法包括分别得知多个存储设备的固件版本，且依据多个存储设备的固件版本，使所述多个存储设备中的至少其中一者的传输配置向下对齐，以决定最终可用传输配置，以及使所述多个存储设备以相同的所述最终可用传输配置进行读写操作。
内嵌式存储装置及其设备管理方法

[发明专利]存储器控制器、存储器控制方法、以及电脑系统-CN201910464541.2有效
发明人：邱敏彥;陈政宇 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2019-05-30 - 公布日： 2022-09-27 - 主分类号： G06F3/06 文献下载
摘要：本文给出了一种存储器控制器，其包含介面电路与处理器。介面电路用于和主控端进行通信。当处理器执行完来自主控端的N笔命令时，存储器控制器通知主控端释放对应于前述N笔命令的存储器地址，且N为正整数。处理器将介面电路的资料传输速率与预设值进行比较，处理器依据比较结果来调整N的数值。存储器控制器调整N的数值来匹配不同组态(Configuration)的主控端，可使整体传输速度的提升可以达到最佳化。
存储器控制器控制方法以及电脑系统

[发明专利]一种数据存取管理方法和存储装置-CN202111587443.1在审
发明人：王徽;汤春艳;苏林 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2021-12-23 - 公布日： 2022-05-10 - 主分类号： G06F12/06 文献下载
摘要：一种数据存取管理方法，用于存储装置。利用回拷命令的特性，将无法映射成多面模式操作的物理块转为可利用的备援块，解决了直接被标记为坏块而浪费空间的问题，有效提升非多面模式的物理块的利用率。所述存储装置包括多个面，每个面包括多个物理块，不同面中的同一行物理块串联运行于多面模式。首先，对所述物理块进行检测，查出不可用物理块。接着使所述不可用物理块所在面之外的其他面中对应的可用物理块标记为不可运行于所述多面模式的备援块。最后从运行于所述多面模式的多个物理块中，选择存储有效数据量最大的第一物理块。当所述第一物理块所在的同一面中存在所述备援块，运行回拷命令使所述第一物理块的数据搬至所述同一面中的所述备援块。
一种数据存取管理方法存储装置

[发明专利]存储装置及其低级格式化方法-CN202010536531.8有效
发明人：周宇峰;陈双喜 -专利权人： 合肥沛睿微电子股份有限公司
申请日： 2020-06-12 - 公布日： 2022-04-26 - 主分类号： G11C7/24 文献下载
摘要：本发明涉及一种存储装置及其低级格式化方法，所述方法包括搜寻所述存储装置的多个存储区块中，是否已存在一RDT测试结果或一固件储存信息，所述RDT测试结果及所述固件储存信息皆包含一擦写次数纪录及一写入太字节纪录；若不存在有所述RDT测试结果或所述固件储存信息，则判断所述擦写次数纪录及所述写入太字节纪录中，是否有记载一擦写次数及一写入太字节；若不存在所述RDT测试结果及所述固件储存信息，则将所述擦写次数及所述写入太字节的值设为0；若有记载所述擦写次数及所述写入太字节，则将所记载的擦写次数及写入太字节的值写入所述存储区块；以及若未记载所述擦写次数及所述写入太字节，则将所述擦写次数及所述写入太字节的值设为0。
存储装置及其低级格式化方法

1
2
3
下一页»
尾页
共 40 条