“友松佳史”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]肖特基势垒二极管-CN202080092316.1在审
发明人：中野诚也;友松佳史;阿多保夫 -专利权人：三菱电机株式会社
申请日： 2020-01-14 - 公布日： 2022-08-19 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及的肖特基势垒二极管具有：n型的半导体基板；至少1个p型的保护环，其设置于半导体基板的上表面侧；阳极电极，其设置于半导体基板的上表面；阴极电极，其设置于半导体基板的背面；以及绝缘膜，其设置于至少1个保护环中的最内侧的内侧保护环之上，阳极电极搭至绝缘膜之上，阳极电极的端部设置于内侧保护环的正上方，阳极电极与内侧保护环分离地设置，绝缘膜的厚度大于或等于1.0μm。
肖特基势垒二极管

[发明专利]半导体装置-CN201580082520.4有效
发明人：工藤智人;友松佳史;春口秀树;阿多保夫 -专利权人：三菱电机株式会社
申请日： 2015-08-19 - 公布日： 2021-02-05 - 主分类号： H01L29/739 文献下载
摘要：第三伪沟槽(11)在衬底端部的伪单元区域与第一以及第二伪沟槽(9、10)正交。层间绝缘膜(13)使由第一以及第二伪沟槽(9、10)夹持的衬底中央部的伪单元区域的p型扩散层(3、4)与发射极电极(14)绝缘。第三伪沟槽(11)将衬底中央部的伪单元区域的p型扩散层(3、4)、和与发射极电极(14)连接的衬底端部的伪单元区域的p型扩散层(3、4、15)分离。p型阱层(15)在衬底端部设置为比第三伪沟槽(11)深。第三伪沟槽(11)与p型阱层(15)相比设置于衬底中央侧。
半导体装置

[发明专利]半导体装置-CN201610096571.9有效
发明人：信国晃彦;大木博文;友松佳史 -专利权人：三菱电机株式会社
申请日： 2016-02-22 - 公布日： 2019-10-25 - 主分类号： H01L29/40 文献下载
摘要：提供一种抑制了在半导体层产生与热应力相伴的裂纹的半导体装置。发射极电极(120)具有第1电极层(121)、第2电极层(122)以及第3电极层(123)。第1～3电极层(121～123)依次层叠在发射极层(106)之上。在第3电极层(123)还层叠有焊料层(130)。第1电极层(121)在半导体芯片(102)的表面覆盖发射极层(106)以及栅极氧化膜(109)。形成第1电极层(121)的第1导电性材料以AlSi为主要成分。构成第2电极层(122)的第2导电性材料具有与第1导电性材料不同的线膨胀系数，且与第1导电性材料相比机械强度较低。构成第3电极层(123)的第3导电性材料具有与第1导电性材料不同的线膨胀系数，且焊料浸润性与第1电极层(121)相比较高。
半导体装置

[发明专利]半导体装置-CN201480084166.4在审
发明人：春口秀树;友松佳史 -专利权人：三菱电机株式会社
申请日： 2014-12-17 - 公布日： 2017-08-29 - 主分类号： H01L27/04 文献下载
摘要：IGBT(1)具有n型漂移层(5)；p型基极层(6)及n型发射极层(7)，它们形成在n型漂移层(5)的表面；以及p型集电极层(8)，其形成在n型漂移层(5)的背面。FWD(2)具有n型漂移层(5)、在n型漂移层(5)的表面形成的p型阳极层(10)、以及在n－型漂移层(5)的背面形成的n型阴极层(11)。在配线区域(3)和终端区域(4)处，在n－型漂移层(5)的表面形成有p型阱(12)。在配线区域(3)处，在p型阱(12)之上形成有配线(13)。相对于p型阳极层(10)，p型阱(12)的杂质浓度高且深度深。p型阱(12)与n型阴极层(11)的正上方区域分离，没有形成于n型阴极层(11)的正上方。
半导体装置

[发明专利]半导体装置-CN201210172592.6有效
发明人：中野诚也;友松佳史 -专利权人：三菱电机株式会社
申请日： 2012-05-30 - 公布日： 2012-12-05 - 主分类号： H01L23/48 文献下载
摘要：本发明的目的在于提供一种半导体装置，能够防止紧邻金属膜的端部下方的表面电极由于金属膜的端部的应力而受到损伤。本发明的半导体装置的特征在于，具备：衬底（24）；表面电极（26），在该衬底（24）之上用包含铝的材料形成；金属膜（28），在该表面电极（26）之上用能够进行焊接的材料形成；端部固定膜（30），该表面电极（26）之上的部分和与该金属膜（28）的端部重叠的重叠部分（30a）一体地形成，固定该金属膜（28）的端部。
半导体装置

[发明专利]半导体装置及其制造方法-CN201010265007.8无效
发明人：铃木健司;友松佳史 -专利权人：三菱电机株式会社
申请日： 2010-08-26 - 公布日： 2011-04-06 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及半导体装置及其制造方法。在n型Si衬底(10)上形成有多个IGBT单元(24)。各个IGBT单元(24)具有栅极电极(46)和第一发射极电极(54)。下层栅极布线(14)在n型Si衬底(10)上形成，连接于栅极电极(46)。层间绝缘膜(66)覆盖第一发射极电极(54)及下层栅极布线(14)。第二发射极电极(20)在层间绝缘膜(66)上形成，经由层间绝缘膜(66)的开口连接于第一发射极电极(54)。第二发射极电极(20)隔着层间绝缘膜(66)在下层栅极布线(14)的上方延伸。
半导体装置及其制造方法

[发明专利]半导体装置-CN200810186339.X有效
发明人：高桥彻雄;友松佳史 -专利权人：三菱电机株式会社
申请日： 2008-12-04 - 公布日： 2009-11-18 - 主分类号： H01L29/739 文献下载
摘要：本发明提供一种可减小输出电容或反馈电容的变动量的半导体装置。在沟槽型绝缘栅半导体装置中，使栅极和伪栅极的排列方向上的电荷蓄积层的宽度在1.4μm以下。
半导体装置

[发明专利]半导体器件及其制造方法-CN200710161306.5有效
发明人：青野真司;高桥英树;友松佳史;守谷纯一 -专利权人：三菱电机株式会社
申请日： 2007-09-28 - 公布日： 2008-08-20 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及半导体器件及其制造方法。载流子存储层(3)位于自N衬底(1)的表面预定深度的区域中，基区(2)位于浅于该预定深度的区域中，和发射区(4)位于N衬底的表面中。载流子存储层(3)通过注入磷以在预定深度处具有最大杂质浓度来形成，基区(2)通过注入硼以在浅于该预定深度的位置处具有最大杂质浓度来形成，和发射区(4)通过注入砷以在N衬底的表面处具有最大杂质浓度来形成。形成开口(1a)以延伸通过发射区(4)、基区(2)和载流子存储层(3)。在开口(1a)的内壁上，形成栅电极(8)且其间具有栅极绝缘膜(7)。
半导体器件及其制造方法

[发明专利]半导体装置及其制造方法-CN200710136886.2无效
发明人：铃木健司;高桥英树;友松佳史 -专利权人：三菱电机株式会社
申请日： 2007-07-10 - 公布日： 2008-04-30 - 主分类号： H01L27/06 文献下载
摘要：在半导体衬底(20)的第二主面(20b)上交互地形成IGBT的p型集电极区(9)和续流二极管的n型阴极区(10)。背面电极(14)在第二主面(20b)上形成，连接p型集电极区(9)和n型阴极区(10)，且从第二主面(20b)侧起具有依次层叠的钛层(11)、镍层(12)和金层(13)。由此可实现不论在绝缘栅型场效应晶体管导通时，还是在续流二极管导通时，均可获得良好导通电压的半导体器件及其制造方法。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN200710102972.1有效
发明人：金田充;高桥英树;友松佳史 -专利权人：三菱电机株式会社
申请日： 2007-04-27 - 公布日： 2008-04-23 - 主分类号： H01L27/06 文献下载
摘要：第2杂质区(12)在第1主面(41)上由第1杂质区(11)围住。第1主面(41)的第3杂质区(13)与第1杂质区(11)之间夹着第2杂质区(12)。第2主面(42)的第4(14)及第5杂质区(15)与第2杂质区(12)之间夹着第1杂质区(11)。控制电极层(23)隔着绝缘膜(33)与第2杂质区(12)相对。与第1主面(41)的形成有第1杂质区(11)的部分正对的第2主面(42)的部分，将第4杂质区(14)和第5杂质区(15)的形成区域围住，是浓度为第1杂质区(11)的杂质浓度以下的第1导电型的区域及第2导电型的区域的任一区域。从而，能够在绝缘栅双极晶体管与续流二极管一体化的半导体装置中抑制续流二极管的恢复击穿。
半导体装置及其制造方法

[发明专利]绝缘栅型半导体器件-CN200510054479.8有效
发明人： 友松佳史;高桥英树;田所千广 -专利权人：三菱电机株式会社
申请日： 2005-03-08 - 公布日： 2005-12-07 - 主分类号： H01L29/78 文献下载
摘要：提供一种在CSTBT中能够控制栅极电容和短路电流且抑制了阈值电压偏离的绝缘栅型半导体器件。作为在P基极区域(104)和半导体衬底(103)之间形成、并且具有比半导体衬底(103)的杂质浓度高的载流子存储层(113)的CSTBT，其栅电极(110)周边部分的P基极区域(104)部具有沟道功能，在载流子存储层(113)中，设沟道正下方的载流子存储层区域(113a)的杂质浓度为ND1、沟道正下方之外的载流子存储层区域(113b)的杂质浓度为ND2时，ND1＜ND2。
绝缘半导体器件

[发明专利]绝缘栅双极型晶体管模块-CN200410063838.1无效
发明人：望月浩一;友松佳史 -专利权人：三菱电机株式会社
申请日： 2004-07-13 - 公布日： 2005-08-17 - 主分类号： H01L25/00 文献下载
摘要：提供不使开关损耗显著增大而能抑制栅极电压振荡的IGBT模块。IGBT模块通过连接多个IGBT芯片(100)构成。IGBT芯片(100)通过连接多个单元(1)构成。此单元(1)包括一个IGBT元件(2)。IGBT元件(2)的栅极(G)中通过栅极焊盘(3)与栅极电阻(4)，由共同的栅极端子供给栅极电压。IGBT元件(2)的发射极(E)中通过发射极焊盘(5)由共同的发射极端子供给发射极电压。IGBT元件(2)的集电极(C)中则从共同的集电极端子供给集电极电压。在各个单元(1)中设有栅极焊盘(3)、栅极电极(4)与发射极焊盘(5)。
绝缘栅双极型晶体管模块

1
共 12 条