“卢烁今”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果127个，建议您升级VIP下载更多相关专利

[发明专利]一种超级结绝缘栅双极型晶体管结构及其制作方法-CN202111408640.2在审
发明人：刘倩;卢烁今 -专利权人：苏州华太电子技术股份有限公司
申请日： 2021-11-24 - 公布日： 2023-05-26 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种超级结绝缘栅双极型晶体管结构及其制作方法。所述晶体管结构包括第一导电类型的漂移区，所述漂移区内间隔分布有多个超级结区，其中，所述超级结区包括沿载流子的移动方向依次设置的第二导电类型的第一半导体、第一导电类型的第二半导体和第二导电类型的第三半导体，所述第二半导体至少用于与第一半导体形成势垒，而使流入超级结区的载流子积累在第一半导体中。本发明提供的超级结绝缘栅双极型晶体管结构，导通压降小，导通损耗低。
一种超级绝缘栅双极型晶体管结构及其制作方法

[发明专利]超级结功率器件-CN202210777273.1在审
发明人：祁金伟;张耀辉;卢烁今 -专利权人：深圳市千屹芯科技有限公司
申请日： 2022-06-30 - 公布日： 2022-10-14 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种超级结功率器件，包括叠层设置的第一半导体层和第二半导体层，所述第一半导体层包括有源区和终端区，所述终端区环绕设置在所述有源区外侧，且所述终端区包括沿有源区的周向间隔设置的侧边终端区和拐角终端区；所述第二半导体层包括超级结区，所述超级结区包括多个超级结柱，所述超级结区在所述第一半导体层上的第一正投影区域的轮廓包括第一轮廓段，所述第一轮廓段与所述拐角终端区相对应且所述第一轮廓段为弧形轮廓。本发明实施例提供的一种超级结功率器件，将超级结区对应拐角终端区的轮廓设置为非平面结构，降低了器件的电场聚集效应，从而提升了器件的BV能力。
超级功率器件

[发明专利]快恢复二极管及其制作方法-CN202210768539.6在审
发明人：祁金伟;张耀辉;卢烁今 -专利权人：深圳市千屹芯科技有限公司
申请日： 2022-07-01 - 公布日： 2022-09-30 - 主分类号： H01L29/868 文献下载
摘要：本发明提供了一种快恢复二极管及其制作方法。该快恢复二极管结构包括：衬底，衬底中具有漂移区，漂移区具有相对的第一侧和第二侧；第一类型掺杂区，第一类型掺杂区位于漂移区中，且第一类型掺杂区沿第一侧指向第二侧的方向延伸，第一类型掺杂区与漂移区的掺杂类型相反；第二类型掺杂区，第二类型掺杂区位于漂移区的第一侧，且第二类型掺杂区的掺杂浓度沿远离漂移区的方向递减，第二类型掺杂区与漂移区的掺杂类型相同；缓冲区，缓冲区位于第二侧，缓冲区与漂移区的掺杂类型相同。通过使第一类型掺杂悬浮于上述漂移区中，能够在更薄的漂移区厚度下实现同等耐压，且第二类型掺杂区的掺杂浓度沿远离所述漂移区的方向递减，提高了器件的反向恢复能力。
恢复二极管及其制作方法

[发明专利]绝缘栅双极型晶体管-CN202210780048.3在审
发明人：祁金伟;张耀辉;卢烁今 -专利权人：深圳市千屹芯科技有限公司
申请日： 2022-07-04 - 公布日： 2022-09-30 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种绝缘栅双极型晶体管。该晶体管包括：外延层；漂移区，形成于外延层中，漂移区具有第一掺杂类型；多个超级结，形成于漂移区中并沿第一方向间隔设置，各超级结均沿第二方向和第三方向延伸，第一方向平行于第一表面，第二方向为漂移区的第一表面指向第二表面的方向，第三方向平行于第一表面且不同于第一方向，超级结具有第二掺杂类型；集电区，形成于外延层中的第二表面上，集电区具有第二掺杂类型；多个短路区，形成于第二表面上并沿第三方向间隔设置，超级结在第二表面上的投影与至少一个短路区在第二表面上的投影部分重叠，且短路区具有第一掺杂类型，短路区的掺杂浓度大于漂移区的掺杂浓度。上述器件的工作稳定性和可靠性较高。
绝缘栅双极型晶体管

[发明专利]超级结绝缘栅双极型晶体管-CN202210628469.4在审
发明人：祁金伟;卢烁今;张耀辉 -专利权人：深圳市千屹芯科技有限公司
申请日： 2022-06-02 - 公布日： 2022-09-02 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种本发明实施例提供了一种超级结绝缘栅双极型晶体管，包括沿第一方向依次设置的集电极、集电区、漂移区、外延层、阱区和发射极，以及，栅极和超级结区，所述栅极设置在所述阱区和外延层内，所述漂移区具有沿第一方向依次设置的第一区域和第二区域，所述第二区域位于所述第一区域与集电区之间，其中，所述超级结区设置在所述第一区域，所述第二区域设置有离子注入区，所述离子注入区能够调控所述第二区域底部的少子寿命，且所述离子注入区与所述超级结区、集电区无直接接触。本发明实施例提供的一种超级结绝缘栅双极型晶体管，降低了超结IGBT关断过程中的电流拖尾、加速了器件的关断过程。
超级绝缘栅双极型晶体管

[实用新型]LLC谐振转换器以及LLC谐振系统-CN202123142697.0有效
发明人：杜睿;卢烁今;肖辉 -专利权人：苏州华太电子技术有限公司
申请日： 2021-12-14 - 公布日： 2022-08-26 - 主分类号： H02M3/335 文献下载
摘要：本申请提供了一种LLC谐振转换器以及LLC谐振系统，该LLC谐振转换器包括LLC谐振网络、整流器、第一开关模块、第二开关模块以及谐振控制电路，其中，整流器的输入端与LLC谐振网络的输出端电连接；第一开关模块包括第一IGBT以及第一二极管；第二开关模块包括第二IGBT以及第二二极管；谐振控制电路包括第一电压引脚、第二电压引脚以及相电压引脚，第一电压引脚与第一IGBT的栅极电连接，第二电压引脚与第二IGBT的栅极电连接，相电压引脚分别与第一IGBT的源极、第二IGBT的漏极以及LLC谐振网络的输入端电连接。该LLC谐振转换器较好地缓解了现有的基于MOSFET器件的LLC转换器功率等级受限的问题。
llc 谐振转换器以及系统

[发明专利]低关断损耗的超级结绝缘栅双极型晶体管及其制作方法-CN202111626123.2在审
发明人：祁金伟;卢烁今 -专利权人：深圳市千屹芯科技有限公司
申请日： 2021-12-28 - 公布日： 2022-04-08 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种低关断损耗的超级结绝缘栅双极型晶体管及其制作方法。所述超级结绝缘栅双极型晶体管包括第一导电类型的集电区、第二导电类型的漂移区、第二导电类型的外延层和第一导电类型的阱区；集电区与集电极配合设置；漂移区形成在集电区上，并且漂移区内分布有多个超级结区；外延层形成在漂移区上，阱区形成在外延层上部，并且外延层及阱区内设置有栅极；阱区上部形成有第二导电类型的发射极；其中，超级结区包括第一导电类型的柱，第一导电类型的柱填充于第一沟槽内；晶体管还包括第二导电类型的高掺杂区，高掺杂区沿周向包围柱的侧壁。本发明提供的超级结绝缘栅双极型晶体管，提升了关断时空间电场的建立速度，降低了关断能量损耗。
低关断损耗超级绝缘栅双极型晶体管及其制作方法

[实用新型]一种双管芯合封的共源共栅GaN功率器件-CN202122725392.6有效
发明人：彭虎;杜睿;卢烁今 -专利权人：苏州华太电子技术有限公司
申请日： 2021-11-09 - 公布日： 2022-03-18 - 主分类号： H01L25/18 文献下载
摘要：本实用新型公开了一种双管芯合封的共源共栅GaN功率器件，其中包含合封的GaN‑FET管芯和Si‑LDMOS管芯，Si‑LDMOS管芯的漏极与GaN‑FET管芯的源极相连，GaN‑FET管芯的源、漏极均由正面引出，其中漏极作为GaN功率器件成品的漏极引出，Si‑LDMOS管芯的栅极引出作为GaN功率器件成品的栅极引出，Si‑LDMOS管芯的源极从背面引出，与GaN‑FET管芯的栅极相连并引出作为GaN功率器件成品的源极引出。本实用新型提出了一种新封装结构，通过加大引线框架面积，将Si‑LDMOS管芯焊接在框架上，相应PIN脚直接引出，最大程度降低封装的共源极寄生电感。本实用新型通过若干优化封装方案，显著降低合封器件的源极寄生电感，提升GaN功率器件的开关性能。
一种双管芯合封共源共栅 gan 功率器件

[发明专利]芯片封装结构与电子器件-CN202111276191.0在审
发明人：杜睿;卢烁今;肖辉 -专利权人：苏州华太电子技术有限公司
申请日： 2021-10-29 - 公布日： 2022-02-08 - 主分类号： H01L25/16 文献下载
摘要：本申请提供了一种芯片封装结构和电子器件。该芯片封装结构包括驱动模块、第一MOS管、第二MOS管和小于或者等于3个基岛，其中，驱动模块的输入端为芯片的输入引脚，第一MOS管的漏极为芯片的供电引脚，第一MOS管的栅极与驱动模块的第一输出端连接，第一MOS管的源极与驱动模块的第三输出端连接，第二MOS管的漏极与第一MOS管的源极连接，且为芯片的输出引脚，第二MOS管的栅极与驱动模块的第二输出端连接，第二MOS管的源极与驱动模块的第四输出端连接，第二MOS管的源极为芯片的接地引脚，第一MOS管与第二MOS管中的至少一个为LDMOS管，且第一MOS管与第二MOS管均为正装。因此，该芯片封装结构，减少了芯片封装结构采用的基岛数量，进而提升了芯片电学性能。
芯片封装结构电子器件

[实用新型]一种双管芯合封的共源共栅SiC功率器件-CN202121689246.6有效
发明人：彭虎;杜睿;卢烁今 -专利权人：苏州华太电子技术有限公司
申请日： 2021-07-23 - 公布日： 2022-01-04 - 主分类号： H01L25/07 文献下载
摘要：本实用新型公开了一种双管芯合封的共源共栅SiC功率器件，其中包含合封的SiC‑JFET管芯和Si‑LDMOS管芯，Si‑LDMOS管芯的漏极与SiC‑JFET管芯的源极相连，SiC‑JFET管芯的漏极从背面引出，作为SiC功率器件成品的漏极引出，Si‑LDMOS管芯的栅极引出作为SiC功率器件成品的栅极引出，Si‑LDMOS管芯的源极从背面引出，与SiC‑JFET管芯的栅极相连并引出作为SiC功率器件成品的源极引出。本实用新型提出了一种新封装结构，通过加大引线框架面积，将Si‑LDMOS管芯焊接在框架上，相应PIN脚直接引出，最大程度降低封装的共源极寄生电感。本实用新型通过若干优化封装方案，显著降低合封器件的源极寄生电感，提升SiC功率器件的开关性能。
一种双管芯合封共源共栅 sic 功率器件

[发明专利]一种IGBT及其制作方法-CN201510784090.2有效
发明人：滕渊;朱阳军;卢烁今;田晓丽 -专利权人：上海联星电子有限公司;江苏中科君芯科技有限公司
申请日： 2015-11-16 - 公布日： 2021-12-21 - 主分类号： H01L29/739 文献下载
摘要：本发明实施例公开了一种IGBT及其制作方法，该IGBT包括：半导体衬底、位于半导体衬底第一表面的正面结构和终端结构、位于半导体衬底第二表面的背面结构，和位于半导体衬底侧面的隔离层，隔离层覆盖半导体衬底的侧面、终端结构的侧面和背面结构的侧面，使得本发明实施例所提供的IGBT中，其PN结不会出现在IGBT的侧面，从而避免了IGBT在其背面的PN结反偏时，其载流子从PN结侧面边缘流出，产生的漏电现象，提高了IGBT的反向阻断能力。而且，本发明实施例所提供的IGBT制作方法，不需要长时间的热扩散，加工时间较短，对IGBT的生产效率影响不大。
一种 igbt 及其制作方法

[发明专利]超级结绝缘栅双极型晶体管及其制作方法-CN202010264408.5在审
发明人：彭虎;卢烁今 -专利权人：苏州华太电子技术有限公司
申请日： 2020-04-07 - 公布日： 2021-10-12 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种超级结绝缘栅双极型晶体管及其制作方法。该超级结绝缘栅双极型晶体管包括沿指定方向依次设置的集电区、第一外延层和第二外延层，所述集电区与集电极配合设置，所述第一外延层内分布有间隔设置的多个超级结结构，所述第二外延层内分布有间隔设置的多个沟槽，每一沟槽内设置有一栅极，所述第二外延层包括第一半导体层和形成在第一半导体层上的第二半导体层，所述第二半导体层为阱区，所述阱区内分布有间隔设置的多个发射极，每一发射极与一沟槽配合设置，每一沟槽的局部区域设置于所述阱区内；所述第一外延层的电阻率大于第二外延层的电阻率。本发明超级结绝缘栅双极型晶体管在击穿电压等基本没有变化的情况下，工作能耗显著降低。
超级绝缘栅双极型晶体管及其制作方法

[发明专利]一种双管芯合封的共源共栅SiC功率器件-CN202110836964.X在审
发明人：彭虎;杜睿;卢烁今 -专利权人：苏州华太电子技术有限公司
申请日： 2021-07-23 - 公布日： 2021-09-17 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种双管芯合封的共源共栅SiC功率器件，其中包含合封的SiC‑JFET管芯和Si‑LDMOS管芯，Si‑LDMOS管芯的漏极与SiC‑JFET管芯的源极相连，SiC‑JFET管芯的漏极从背面引出，作为SiC功率器件成品的漏极引出，Si‑LDMOS管芯的栅极引出作为SiC功率器件成品的栅极引出，Si‑LDMOS管芯的源极从背面引出，与SiC‑JFET管芯的栅极相连并引出作为SiC功率器件成品的源极引出。本发明提出了一种新封装结构，通过加大引线框架面积，将SI‑LDMOS管芯焊接在框架上，相应PIN脚直接引出，最大程度降低封装的共源极寄生电感。本发明通过若干优化封装方案，显著降低合封器件的源极寄生电感，提升SiC功率器件的开关性能。
一种双管芯合封共源共栅 sic 功率器件

[发明专利]VDMOSFET器件的终端结构及其制作方法-CN202010091891.1在审
发明人： 卢烁今 -专利权人：苏州华太电子技术有限公司
申请日： 2020-02-14 - 公布日： 2021-08-17 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种VDMOSFET器件的终端结构及其制作方法。该VDMOSFET器件的终端结构包括沿竖直方向依次设置的第一电极、截止区、漂移区和介质层，所述漂移区内还分布有阱区、电极区以及间隔设置的多个沟槽，所述沟槽内填充有导电材料，以及，所述漂移区上还设置有第二电极，所述漂移区中对应于所述沟槽下部、中下部的区域内还分别形成有第一保护环、第二保护环。本发明在沟槽的底部和中部偏下的位置都形成有P型保护环，可以保护沟槽的底部和中部偏下的位置不发生击穿，而将击穿发生的位置转移到P阱区和N‑漂移区之间的PN结，进而在不影响性能的前提下，提高了器件的击穿电压和器件的长期可靠性。
vdmosfet 器件终端结构及其制作方法

[发明专利]VDMOSFET器件结构及其制作方法-CN202010091971.7在审
发明人： 卢烁今 -专利权人：苏州华太电子技术有限公司
申请日： 2020-02-14 - 公布日： 2021-08-17 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种VDMOSFET器件结构及其制作方法。该VDMOSFET器件结构包括沿竖直方向依次设置的第一电极、截止区、漂移区、阱区和第二电极，阱区内分布有间隔设置的多个电极区，每一电极区与一沟槽配合设置，每一沟槽的上、下端分别设置于所述电极区、漂移区内，所述沟槽内设置有第三电极，以及，所述漂移区中对应于所述沟槽下部、中下部的区域内还分别形成有第一保护环、第二保护环。本发明实施例提供的VDMOSFET器件结构，在沟槽的底部和中部偏下的位置都形成有P型的保护环，可以保护沟槽的底部和中部偏下的位置不发生击穿，而将击穿发生的位置转移到P阱区和N‑漂移区之间的PN结，进而在不影响性能的前提下，提高了器件的击穿电压和器件的长期可靠性。
vdmosfet 器件结构及其制作方法

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 127 条