“刘蒲霞”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[实用新型]SRAM控制系统、FPGA芯片及电子设备-CN202221709418.6有效
发明人：贝宇;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-07-04 - 公布日： 2022-12-13 - 主分类号： G11C11/41 文献下载
摘要：本申请公开了一种SRAM控制系统、FPGA芯片及电子设备，该SRAM控制系统包括主控模块，至少一个SRAM控制模块和总线模块，总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。
sram 控制系统 fpga 芯片电子设备

[发明专利]SRAM控制系统、方法、FPGA芯片及电子设备-CN202210780477.0在审
发明人：贝宇;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-07-04 - 公布日： 2022-11-08 - 主分类号： G11C11/413 文献下载
摘要：本申请公开了一种SRAM控制系统、方法、FPGA芯片及电子设备，该SRAM控制系统包括主控模块，至少一个SRAM控制模块和总线模块，总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。
sram 控制系统方法 fpga 芯片电子设备

[发明专利]边界扫描测试方法-CN202011171231.0有效
发明人：赵世赟;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-10-28 - 公布日： 2022-11-01 - 主分类号： G01R31/3185 文献下载
摘要：本发明提供一种边界扫描测试方法，用于测试第一器件到第二器件PAD的连通性，包括以下步骤：配置FPGA进入测试模式，编辑用户逻辑功能，设置旁路电路；选择待测PAD，载入测试指令为测试待测输出PAD到待测输入PAD的连通性；输入测试激励；将所述测试激励通过所述FPGA下级器件的TDO移出；进行响应分析和故障诊断。本发明通过编辑用户逻辑功能，设置旁路电路，将不需要测试的PAD旁路，缩短了测试扫描链，加快测试速度，提高了测试灵活性。
边界扫描测试方法

[发明专利]FPGA芯片顶层电路的构建方法、装置及存储介质-CN202010961779.9有效
发明人：杨志辉;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-09-14 - 公布日： 2022-09-13 - 主分类号： G06F30/33 文献下载
摘要：本发明涉及现场可编程逻辑器件技术领域，本发明的FPGA芯片顶层电路的构建方法、装置及存储介质，将若干个最底层逻辑单元集成为一个基本逻辑单元；将若干个所述基本逻辑单元集成为一个格点单元；将每个所述格点单元抽象成对应的格点单元模块；根据预先定义的互联要求，将每个所述格点单元模块构建为至少一种对应形态的格点互联线模块；将若干个所述格点互联线模块集成为顶层电路；通过上述方式，采用层次化的设计，能够实现多形态的格点互联线模块，提高了系统集成的工作效率，同时提高了系统集成的高可靠性、可验证性和易迭代性。
fpga 芯片顶层电路构建方法装置存储介质

[发明专利]边界扫描测试方法及存储介质-CN202011171203.9有效
发明人：赵世赟;刘蒲霞;傅启攀 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-10-28 - 公布日： 2022-07-08 - 主分类号： G01R31/3185 文献下载
摘要：本发明提供一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，包括以下步骤：配置FPGA进入测试模式；通过所述用户逻辑生成用于边界扫描测试的边界扫描链；载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；通过TDI端口发送第一测试矢量到所述待测PAD；进行边界扫描测试，载入EXTEST指令到所述待测PAD连通的器件；从TDO端口移出第一响应数据，进行响应分析和故障诊断。通过在FPGA用户逻辑里面对待测PAD进行软件设置，即可根据设置对待测PAD进行测试，而不测试和经过不需要测试的PAD。本发明缩短了边界扫描链，以实现更加快速、灵活的边界扫描测试，提高测试效率。
边界扫描测试方法存储介质

[发明专利]FPGA芯片及其顶层网表的搭建方法、装置、设备、存储介质-CN202111664060.X在审
发明人：伍浩研;刘蒲霞 -专利权人：深圳市紫光同创电子有限公司
申请日： 2021-12-30 - 公布日： 2022-05-13 - 主分类号： G06F30/343 文献下载
摘要：本发明涉及FPGA领域，特别是涉及一种FPGA芯片及其顶层网表的搭建方法、装置、设备、存储介质。该方法包括：获取预设的模型文件，根据所述模型文件将至少一个最底层逻辑单元集成为基本逻辑单元；将至少一个所述基本逻辑单元和配置存储器集成为格点单元；将多个所述格点单元按竖向进行排列，集成为逻辑序列单元；将多个所述逻辑序列单元按横向进行排列，集成为逻辑资源区域单元；将多个所述逻辑资源区域单元按列阵排列，集成得到顶层网表。通过上述方式，本发明FPGA顶层网表的布局合理，满足大器件规模的FPGA芯片的要求。
fpga 芯片及其顶层搭建方法装置设备存储介质

[发明专利]FPGA顶层网表的创建方法、装置、计算机设备及介质-CN201711309444.3有效
发明人： 刘蒲霞 -专利权人：深圳市紫光同创电子有限公司
申请日： 2017-12-11 - 公布日： 2021-07-20 - 主分类号： G06F30/343 文献下载
摘要：本发明实施例提供一种FPGA顶层网表的创建方法、装置、计算机设备及介质，属于现场可编程门阵列FPGA技术领域。该FPGA顶层网表的创建方法，该方法包括：根据预先定义的划分标准，将若干个单元电子器件划分为同一模块；将划分的该模块映射到格点单元；根据该单元电子器件的实际连线及功能，验证该格点单元中的模块与该若干个单元电子器件的对等性；当验证的该对等性为完全对等时，将所有该格点单元定义为顶层网表。本申请可以保证软件层面的顶层网表与硬件上的电子器件的一致性，减少了后期使用时由于软件网表的设计与硬件设备不一致消耗的调整时间，提高了整体的研发效率。
fpga 顶层创建方法装置计算机设备介质

[发明专利]一种可编程存储系统-CN201310740406.9有效
发明人：温长清;黄璇;刘蒲霞;王佩宁 -专利权人：深圳市国微电子有限公司
申请日： 2013-12-27 - 公布日： 2017-02-15 - 主分类号： G11C17/16 文献下载
摘要：本发明公开一种可编程存储系统，包括可编程存储单元、位线控制单元和字线控制单元，可编程存储单元包括并联在电源接入端与公共输出端之间的第一开关模块、第一反熔丝模块，以及并联在所述公共输出端与保护端之间的第二开关模块、第二反熔丝模块；电源接入端、第一开关模块、第二开关模块还与字线控制单元连接，保护端还与位线控制单元连接；第一反熔丝模块、第二反熔丝模块在加载编程电压之后由高阻抗变为低阻抗。本发明通过以上技术方案，解决现有技术中可编程存储单元不完善的技术问题。
一种可编程存储系统

[发明专利]一种爆破音消除电路-CN201110182449.0有效
发明人：王宗民;周亮;刘蒲霞;丁洋;董长征;秦坤 -专利权人：北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所
申请日： 2011-06-29 - 公布日： 2011-12-21 - 主分类号： H04R3/00 文献下载
摘要：本发明提出了一种爆破音消除电路，用于音频数模转换器在输出节点上下电阶段的爆破音消除，包括4个电阻、3个PMOS管、2个NMOS管、比较器、上拉电流源、下拉电流源和控制逻辑模块；上下拉电流源对输出节点缓慢充电或提供放电通路，可有效消除输出节点上下电阶段的爆破音，电流源结构以及反馈控制保证了输出节点电压上升速度和下降速度可调；本发明的特点是：可广泛运用在单比特和多比特音频数模转换器或音频数模转换器后端的功率放大器中，可以有效消除由于音频数模转换器输出节点突然上电或下电所带来的爆破音，输出节点电压上升下降时间均可控，不需要复杂的控制逻辑，功耗较小。
一种爆破消除电路

1
共 9 条