“内尔·伯吉斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]浮点数舍入-CN201680056804.0有效
发明人：大卫·雷蒙德·鲁茨;克里斯托弗·尼尔·海因兹;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2016-06-08 - 公布日： 2023-04-07 - 主分类号： G06F7/483 文献下载
摘要：处理电路(2)支持执行具有舍入位置输入操作数的程序指令，以便生出控制信号(14)，用于控制处理电路(16)处理具有有效数值的浮点输入有效数以生成输出结果，该输出结果取决于来自使用由舍入位置输入操作数指定的浮点输入操作数的有效数内的可变舍入点对浮点输入操作数进行的舍入的值。以这种方式，可以便于实现具有浮点操作数和锚定数操作数作为输入的处理操作。
浮点数舍入

[发明专利]数据处理装置和方法-CN201780077872.X有效
发明人：弗朗索瓦·克里斯多夫·雅克·波特曼;托马斯·克里斯多夫·格鲁卡特;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2017-11-08 - 公布日： 2023-03-07 - 主分类号： G06F9/30 文献下载
摘要：提供了一种用于执行向量处理操作的装置和方法。特别地，该装置具有处理电路和指令解码器，处理电路用于执行向量处理操作，指令解码器用于解码向量指令，以控制处理电路以执行由向量指令指定的向量处理操作。指令解码器响应于标识标量起始值和包装控制信息的向量生成指令，以控制处理电路以生成包括多个元素的向量。特别地，处理电路被配置为生成向量，使得多个元素中的第一元素取决于标量起始值，并且多个元素的值遵循规则进行序列，该序列被约束为根据需要进行包装，以确保每个值在由包装控制信息确定的界限内。向量生成指令可用于多种情况，特定使用情况是在存储器内实施循环寻址模式，其中向量生成指令可以与相关向量存储器存取指令耦合。这种方法可以消除在存储器存取路径内提供附加逻辑以支持这种循环寻址的需求。
数据处理装置方法

[发明专利]用于执行算术运算以累加浮点数的装置及方法-CN201780074115.7有效
发明人：戴维·雷蒙德·卢茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹;安德烈亚斯·都·恩格-哈尔斯特韦德特 -专利权人： ARM有限公司
申请日： 2017-10-19 - 公布日： 2023-02-28 - 主分类号： G06F9/30 文献下载
摘要：本发明提供用于执行算术运算以累加浮点数的装置及方法。装置包含用以执行算术运算的执行电路系统，及译码器电路系统，此译码器电路系统用以译码指令序列以产生控制信号来控制由执行电路系统执行的算术运算。提供转换及累加指令，且译码器电路系统响应于译码指令序列内的此种转换及累加指令，以产生一个或多个控制信号来控制执行电路系统。具体而言，执行电路系统响应于这种控制信号以将由转换及累加指令识别的至少一个浮点操作数转换成具有M分数位的对应N位定点操作数，其中M小于N且M取决于浮点操作数的格式。另外，执行电路系统累加每个对应N位定点操作数及由转换及累加指令识别的P位定点操作数，以产生P位定点结果值，其中P大于N且亦具有M分数位。此处以关联的方式提供了用于累加浮点数的快速且有效的机制，并由此使得产生可再生且正确的结果，而与累加浮点数的顺序无关。
用于执行算术运算累加浮点装置方法

[发明专利]数据处理方法和装置-CN201680064717.X有效
发明人：大卫·雷蒙德·鲁茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2022-08-23 - 主分类号： G06F9/30 文献下载
摘要：处理电路对至少一个操作数向量的相应数据元素执行多个处理通道以生成结果向量的相应结果数据元素。处理电路标识每个处理通道的通道位置信息，给定通道的通道位置信息标识将由该给定通道生成的相应结果数据元素在跨结果向量的一个或多个结果元素的相应结果数据值内的相对位置。处理电路被配置为根据针对该通道标识的通道位置信息来执行每个处理通道。这使得能够生成比在硬件中支持的向量大小更宽或更窄的结果。
数据处理方法装置

[发明专利]将使用冗余表示的第一和第二操作数相乘的方法和装置-CN201680064809.8有效
发明人：大卫·雷蒙德·鲁茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2022-08-23 - 主分类号： G06F7/50 文献下载
摘要：提供了一种用于将包括至少两个X位部分的第一操作数和包括至少一个Y位部分的第二操作数相乘的方法。生成至少两个部分乘积，每个部分乘积包括第一操作数的选定X位部分和第二操作数的选定Y位部分的乘积。根据指示部分乘积的有效数的有效数指示信息来将每个部分乘积转换为冗余表示。在冗余表示中，部分乘积使用多个N位部分来表示，并且在至少两个相邻N位部分的组中，该组的较低N位部分的多个重叠位具有与该组的至少一个较高N位部分的一些最低有效位相同的有效数。将以冗余表示来表示的部分乘积相加。
使用冗余表示第一第二作数相乘方法装置

[发明专利]使用重叠位的数值的冗余表示的方法和装置-CN201680064832.7有效
发明人： 内尔·伯吉斯;戴维·雷蒙德·卢茨;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2022-08-23 - 主分类号： G06F7/50 文献下载
摘要：提供了一种其中M位数据值使用多个N位部分来表示P位数值的冗余表示，其中MPN。锚值标识每个N位的位的有效数，并且在至少两个相邻N位部分的组内，该组的较低N位部分的两个或多个重叠位具有与该组的至少一个较高N位部分的两个或更多个最低有效位相同的有效数。多个运算电路单元可以并行地执行多个独立的N位运算，每个N位运算包括计算具有冗余表示的至少两个M位操作数值的相应N位部分的函数，以生成具有冗余表示的M位结果值的对应N位部分。这使得能够在执行N位运算所花费的时间内快速关联处理相对长M位值。
使用重叠数值冗余表示方法装置

[发明专利]用于重叠传播操作的方法和装置-CN201680064841.6有效
发明人： 内尔·伯吉斯;戴维·雷蒙德·卢茨;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2022-08-23 - 主分类号： G06F7/50 文献下载
摘要：提供处理电路以对第一数据值执行重叠传播操作以生成第二数据值，第一和第二数据值具有使用包括多个N位部分的M位数据值来表示P位数值的冗余表示，其中，MPN。在冗余表示中，除了最高有效N位部分之外的每个N位部分包括具有与后续N位部分的多个最低有效位相同的有效数的多个重叠位。通过第一数据值的相应N位部分的非重叠位加到第一数据值的前一N位部分的重叠位来生成第二数据值的除了最低有效N位部分之外的每个N位部分。这提供了用于在冗余表示的M位置的加法期间减少溢出的机会的较快技术。
用于重叠传播操作方法装置

[发明专利]用于执行转换运算的装置和方法-CN201580058291.2有效
发明人：戴维·雷蒙德·卢茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2015-09-18 - 公布日： 2021-07-09 - 主分类号： G06F7/499 文献下载
摘要：一种装置包括处理电路，该处理电路执行转换运算以将包括表示二进制值的各个位有效性部分的多个数据元素的向量转换为包括所述二进制值的替代表示的标量值。
用于执行转换运算装置方法

[发明专利]使用可编程有效性数据的数据处理的装置和方法-CN201580058293.1有效
发明人：戴维·雷蒙德·卢茨;克里斯托弗·尼尔·海因兹;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-09-18 - 公布日： 2021-06-01 - 主分类号： G06F7/499 文献下载
摘要：一种装置可以具有处理电路来执行一个或多个算术运算以基于至少一个操作数生成结果值。针对至少一个算术运算，该处理电路响应于指示结果值的目标有效性的可编程有效性数据而生成具有该目标有效性的结果值。例如，这允许程序员为算术运算设置有效性边界，以使得处理电路不必计算具有落在指定的边界外的有效性的位值，从而能够提升性能。
使用可编程有效性数据数据处理装置方法

[发明专利]用于执行转换运算的装置和方法-CN201580058275.3有效
发明人：戴维·雷蒙德·卢茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2015-09-18 - 公布日： 2021-03-12 - 主分类号： G06F11/36 文献下载
摘要：一种装置包括处理电路，该处理电路执行转换运算以将浮点值转换为包括表示与该浮点值相对应的二进制值的各个位有效性部分的多个数据元素的向量。
用于执行转换运算装置方法

[发明专利]有效性配准-CN201580058383.0有效
发明人：戴维·雷蒙德·卢茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2015-09-22 - 公布日： 2021-02-09 - 主分类号： G06F11/36 文献下载
摘要：一种数据处理系统使用配准电路来根据可编程有效性参数对输入操作数进行配准来生成配准的输入操作数。配准的输入操作数被提供给算术电路，比如，整数加法器或整数乘法器，在该算术电路中形成结果值。该结果值被存储在诸如结果寄存器之类的输出操作数存储元件中。可编程有效性参数与该结果值无关。
有效性

[发明专利]独立的浮点转换单元-CN201510600250.3有效
发明人：大卫·雷蒙德·鲁茨;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-09-18 - 公布日： 2020-12-11 - 主分类号： G06F7/57 文献下载
摘要：本公开涉及独立的浮点转换单元。一种数据处理装置，包括：浮点加法器电路；以及浮点转换电路，该浮点转换电路通过对具有来自格式列表中的格式的任意输入执行转换来生成作为输出的浮点数，其中格式列表包括整数、定点数、以及具有小于输出浮点数的格式的浮点数。浮点转换电路物理上不同于浮点加法器电路。
独立浮点转换单元

[发明专利]用于以选择性舍入模式进行向量处理的装置和方法-CN201580058330.9有效
发明人：戴维·雷蒙德·鲁茨;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-09-08 - 公布日： 2020-11-27 - 主分类号： G06F11/36 文献下载
摘要：一种装置包括响应于向量指令而对至少一个操作数向量的各个数据元素执行多个处理线路以生成结果向量的相应的结果数据元素的处理电路。该处理电路可以支持以不同舍入模式执行这些线路中的至少两个线路，以生成结果向量的相应的结果数据元素的舍入值。这允许响应于单一指令而执行具有不同舍入模式的两个或多个计算，以提升性能。
用于选择性模式进行向量处理装置方法

[发明专利]实现高效除法性能的装置和方法-CN201510346246.9有效
发明人：大卫·雷蒙德·鲁茨;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-06-19 - 公布日： 2020-08-04 - 主分类号： G06F7/535 文献下载
摘要：本发明公开了实现高效除法性能的装置和方法。提供了一种数据处理装置和操作此类数据处理装置的方法，以响应除法指令执行除法操作，以产生除法指令指定的输入分子除以除法指令指定的输入分母的结果值。输入分母和输入分子是二进制值。该装置包括除法电路，被配置为实施除法操作以产生结果值；二的幂次方检测电路，被配置为当输入分母具有±2N给定的值时发出旁路条件信号，其中N是正整数；以及旁路电路，被配置为响应旁路条件信号使得除法电路被旁路并且使得所述结果值被产生为输入分子被移动了N位。
实现高效除法性能装置方法

[发明专利]向量带进位加法指令-CN201880078648.7在审
发明人：姆布·埃约勒;奈杰尔·约翰·斯蒂芬斯;内尔·伯吉斯;格里戈里奥斯·马格克里斯 -专利权人： ARM有限公司
申请日： 2018-11-15 - 公布日： 2020-07-17 - 主分类号： G06F9/30 文献下载
摘要：本公开描述了向量带进位加法指令，其使用目标向量寄存器的一些元素或谓词寄存器的对应字段，以提供对应于带进位加法运算结果的进位信息。这有助于加速涉及长整数值乘法的计算。
向量进位加法指令

1
2
下一页»
尾页
共 23 条