“余旭升”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]一种锂离子电池配组方法-CN202011060279.4有效
发明人：张朝龙;赵筛筛;章博;吴晶;赵生薇;刘浩东;严家豪;张宣;黄萌;余旭升 -专利权人：金陵科技学院
申请日： 2020-09-30 - 公布日： 2023-08-22 - 主分类号： G01R31/367 文献下载
摘要：本发明公开了一种锂离子电池的配组方法，包括以下步骤：对单体电池编号后进行放电容量C测试并根据放电容量做分类；测试单体电池的开路电压OCV；采用直流内阻测试,处理数据得到每一个单体电池的欧姆内阻R0、极化内阻Rpa、极化电容Cpa、浓差内阻Rpc、浓差电容Cpc；分别将变量C、OCV、R0、Rpa、Cpa、Rpc、Cpc分级并给出评估分；采用主成分分析算法计算出每一个变量的权值，以每一个变量的权值与该变量下单体电池所在档次的评估分相乘，得到每个单体电池的加权评估分；根据加权评估分进行分档，分档筛选后的单体电池进行配组应用；本发明能够通过主成分分析算法得到影响电池组一致性的参数权重，挑选出同类同档的单体电池进行配组，从而达到保障电池组循环寿命的目的。
一种锂离子电池方法

[发明专利]半导体元件及其制造方法-CN201910373366.6有效
发明人：李鸿志;余旭升 -专利权人：旺宏电子股份有限公司
申请日： 2014-12-16 - 公布日： 2021-10-15 - 主分类号： H01L23/528 文献下载
摘要：本发明公开了一种半导体元件及其制造方法。半导体元件包括基底以及介电层。介电层形成于基底上且与基底接触，介电层中具有多个开口，开口的侧壁具有凹凸轮廓；在介电层的每个开口中均具有势垒层以及导体插塞，势垒层位于开口的侧壁上，导体插塞覆盖势垒层。半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于第一层与第二层中形成多个开口；移除开口的侧壁上的部分第一层，使开口形成为具有凹凸轮廓的侧壁；于开口的侧壁上形成势垒层，以覆盖开口的侧壁；以及于开口中填入导体层，形成导体插塞覆盖于势垒层。本发明可形成侧壁具有凹凸轮廓的接触窗开口，有效地防止移动离子对半导体元件的损害，提升半导体元件的可靠度。
半导体元件及其制造方法

[实用新型]医用外科口罩-CN202020513287.9有效
发明人： 余旭升 -专利权人： 余旭升
申请日： 2020-04-09 - 公布日： 2021-01-22 - 主分类号： A41D13/11 文献下载
摘要：本实用新型涉及医疗用品技术领域，尤其涉及一种医用外科口罩，其包括口罩本体，所述口罩本体朝向鼻腔的一侧上部设置有密封褶皱条，该密封褶皱条沿竖直方向折叠若干层，所述密封褶皱条的左右两端与所述口罩本体的左右两侧固定连接或可拆卸连接，所述密封褶皱条沿上下方向的长度小于2.8cm，本实用新型结构科学，通过密封褶皱条增强了口罩上侧的密封性，防护效果更好，防止在眼镜上产生雾气，也具有良好的防滑效果。
医用外科口罩

[发明专利]半导体元件及其制造方法-CN201410781362.9在审
发明人：李鸿志;余旭升 -专利权人：旺宏电子股份有限公司
申请日： 2014-12-16 - 公布日： 2016-07-13 - 主分类号： H01L23/16 文献下载
摘要：本发明公开了一种半导体元件及其制造方法。半导体元件包括基底以及介电层。所述介电层位于所述基底上，所述介电层中具有多个开口，所述开口的侧壁具有凹凸轮廓。半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于所述第一层与所述第二层中形成多个开口；以及移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁。本发明提供的半导体元件及其制造方法，可以形成侧壁具有凹凸轮廓的接触窗开口，增加移动离子沿着移动的路径，并阻碍移动离子的扩散，从而有效地防止移动离子对半导体元件的损害，进一步提升半导体元件的可靠度。
半导体元件及其制造方法

[发明专利]非易失性存储单元与其制造方法-CN200510114478.8无效
发明人： 余旭升;李俊鸿 -专利权人：旺宏电子股份有限公司
申请日： 2005-10-27 - 公布日： 2007-05-02 - 主分类号： H01L21/336 文献下载
摘要：一种非易失性存储单元的制造方法，包括于基板上形成堆叠栅极结构，此堆叠栅极结构包括第一介电层、电荷储存层、第二介电层及导体层。然后，于此堆叠栅极结构侧壁形成保护层。之后，进行蚀刻工艺以移除用以形成堆叠栅极结构的预盖层，在此蚀刻工艺中，顶盖层与保护层的蚀刻率不同。由于在移除顶盖层之前，于堆叠栅极结构的侧壁上设置有保护层，因此用来移除预盖层的蚀刻工艺不会损伤到堆叠栅极结构中与顶盖层相似的材料。
非易失性存储单元与其制造方法

[发明专利]浅沟渠隔离结构及其沟渠的制造方法-CN200410080849.0有效
发明人： 余旭升 -专利权人：旺宏电子股份有限公司
申请日： 2004-10-09 - 公布日： 2005-05-18 - 主分类号： H01L21/8239 文献下载
摘要：一种浅沟渠隔离结构及其制造方法，此浅沟渠隔离结构是同时具有圆角形顶角与非圆角形预角。浅沟渠隔离结构的制造方法，包括硬罩幕上面形成一图案形光阻，以使此部分硬罩幕曝露在存储单元的一部分之上以及外围区的一部分之上，之后，删除在外围区中曝露出的硬罩幕，同时删除在存储单元中曝露出的部分硬罩幕。然后，在外围区中形成具圆角形顶角的一沟渠，以及删除更多在存储单元的硬罩幕。再之后，将外围区的沟渠变为更深，同时在存储单元形成一沟渠。
沟渠隔离结构及其制造方法

[发明专利]同时制造各种尺寸的隔离结构的方法-CN200410062629.5有效
发明人： 余旭升 -专利权人：旺宏电子股份有限公司
申请日： 2004-06-30 - 公布日： 2005-04-13 - 主分类号： H01L21/76 文献下载
摘要：本发明公开了一种同时制造各种尺寸的隔离结构的方法，浅沟渠隔离结构被同时制造以使一胞区域中的一些具有第一型图案，而在一周边区域中的一些具有第二型图案。第一型图案可有圆的边缘或可有第一深度与宽度，而第二型图案可有不圆的边缘或可有不同于第一深度与宽度的第二深度与宽度。此种方法包含于部分的一胞区域以及一周边区域的一硬罩幕层上形成一图案化光阻层，以及去除周边区域中暴露出的硬罩幕层同时去除胞区域中暴露出的部分硬罩幕层。然后于周边区域中部分形成一沟渠以及去除胞区域中的硬罩幕层，再加深周边区域中的沟渠以及于胞区域中形成一沟渠。
同时制造各种尺寸隔离结构方法

[发明专利]存储器元件的制造方法-CN02102504.5有效
发明人： 余旭升;李俊鸿 -专利权人：旺宏电子股份有限公司
申请日： 2002-01-23 - 公布日： 2003-08-06 - 主分类号： H01L21/8239 文献下载
摘要：一种存储器元件的制造方法，其首先在所提供的基底上形成一薄介电层，并且在薄介电层上形成一长条状的导电结构，其中长条状的导电结构是由一多晶硅层以及一顶盖层所构成。接着，于长条状的导电结构两侧的基底中形成一埋入式位线。再于基底的上方形成一底部抗反射层。之后，以垂直于长条状的导电结构的方向图案化底部抗反射层与长条状的导电结构，以形成数个多晶硅岛状物。接着，于多晶硅岛状物上形成一字符线。
存储器元件制造方法

[发明专利]一种用于制造半导体组件的干式蚀刻方法-CN01141914.8无效
发明人：李俊鸿;余旭升;梁明中 -专利权人：旺宏电子股份有限公司
申请日： 2001-09-21 - 公布日： 2003-04-16 - 主分类号： H01L21/3065 文献下载
摘要：一种能提高在多晶硅蚀刻机(PolysiliconEtcher)中介电材料对硅的蚀刻选择比(Selectivity)的蚀刻方法。本发明的蚀刻方法为一种干式蚀刻(DryEtching)法，是由调整多晶硅等离子体蚀刻机的气体配方，即使得蚀刻反应室内的反应气体为四氟化碳(CarbonTetrafluoride；CF4)/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气(Oxygen；O2)，不但可在多晶硅等离子体蚀刻机中蚀刻介电材料层及多晶硅层，且可大幅提高介电材料对硅的蚀刻选择比，并且可获得笔直的蚀刻外形，和稳定的反应室环境。
一种用于制造半导体组件蚀刻方法

[发明专利]利用化学干蚀刻形成圆弧化边角的方法-CN01120689.6无效
发明人：梁明中;余旭升;李俊鸿;蔡信谊 -专利权人：旺宏电子股份有限公司
申请日： 2001-07-27 - 公布日： 2003-02-26 - 主分类号： H01L21/302 文献下载
摘要：一种利用化学干蚀刻形成圆化边角的方法，在浅渠沟蚀刻完成后，利用氮化硅/硅选择比较高的化学干蚀刻法，且为均向性蚀刻的蚀刻步骤，将氮化砂层后推露出表面的硅边角；接着再利用硅/氮化硅的选择比较高均向性蚀刻步骤，将硅边角圆弧化，得到具有圆弧边角的浅渠沟。具有避免浅渠沟边角形成凹陷圆曲及电性异常的现象，利于后续制程的进行。
利用化学蚀刻形成圆弧边角方法

[发明专利]晶片刻蚀机的操作方法-CN01123129.7无效
发明人：梁明中;蔡信谊;余旭升;李俊鸿 -专利权人：旺宏电子股份有限公司
申请日： 2001-07-16 - 公布日： 2003-02-12 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种用于晶片刻蚀机的操作方法，该操作方法包含有在一预热阶段对该晶片刻蚀机施加一第一功率以缩短该晶片刻蚀机的预热时间，在一刻蚀阶段对该晶片刻蚀机施加一低于该第一功率的第二功率以对一晶片进行刻蚀，以及在一清洗阶段对该晶片刻蚀机施加一低于该第一功率而高于该第二功率的第三功率以清洗该晶片刻蚀机。
晶片刻蚀操作方法

1
共 11 条