“仇圣棻”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果95个，建议您升级VIP下载更多相关专利

[发明专利]阻变存储器及其制备方法-CN202310450080.X在审
发明人：高飞;仇圣棻;杨芸;陈亮 -专利权人：昕原半导体(上海)有限公司;昕原半导体（杭州）有限公司;昕原半导体（深圳）有限公司
申请日： 2023-04-24 - 公布日： 2023-08-22 - 主分类号： H10N70/00 文献下载
摘要：本发明提供一种阻变存储器及其制备方法，通过改变研磨停止点，在沉积阻变存储器的阻变层前设置一道预设厚度的通孔填充层。实现化学机械研磨仅需要研磨通孔填充层至预设厚度即可，避免了下电极通孔的填充结构的凹陷或凸起的发生，进而减少了对阻变层的影响；从而达到减少同一片晶圆上阻变结构与阻变结构之间功能和结构之间的差异的技术效果。
存储器及其制备方法

[发明专利]阻变存储器及其制备方法-CN202310450651.X在审
发明人：高飞;仇圣棻;杨芸;陈亮 -专利权人：昕原半导体(上海)有限公司;昕原半导体（杭州）有限公司;昕原半导体（深圳）有限公司
申请日： 2023-04-24 - 公布日： 2023-08-15 - 主分类号： H10N70/00 文献下载
摘要：本发明提供一种阻变存储器及其制备方法，在研磨后的膜层上增加了一层金属层；实现了隔离研磨后的膜层的平整度对阻变层的影响，达到使得阻变层尽量少受到环境因素的影响，从而改善阻变存储器的电性和工艺的稳定性技术效果。
存储器及其制备方法

[发明专利]电阻式随机存取存储器及其制备方法-CN202310201458.2有效
发明人：张冠群;仇圣棻 -专利权人：昕原半导体(上海)有限公司;昕原半导体（杭州）有限公司
申请日： 2023-03-06 - 公布日： 2023-07-14 - 主分类号： H10N70/20 文献下载
摘要：本发明提供一种电阻式随机存取存储器及其制备方法，存储器包括：依次排布的第一电极、阻变存储层和第二电极；第一阻挡层，设置于第二电极上；中间连接层，设置于第一阻挡层上；第二阻挡层，设置于连接层上；第一阻挡层用于阻挡连接层和第二阻挡层中的金属向第二电极扩散，第二阻挡层用作刻蚀阻挡层，中间连接层用于降低第一阻挡层和第二阻挡层之间的接触电阻。本发明不但能够提升电阻式随机存取存储器的热稳定性，而且避免了阻挡层金属在顶电极材料中的扩散，另外还能较大程度降低接触电阻。
电阻随机存取存储器及其制备方法

[发明专利]阻变存储器的制造方法及阻变存储器-CN202310100070.3在审
发明人：杨芸;仇圣棻;陈亮;李晓波 -专利权人：昕原半导体（杭州）有限公司
申请日： 2023-02-02 - 公布日： 2023-06-23 - 主分类号： H10N70/20 文献下载
摘要：本发明提供一种阻变存储器的制造方法及阻变存储器，包括如下步骤：在第一隔离层中开设下电极通孔；在下电极通孔内填充与所述金属连线层相同的金属材料；在第一隔离层的顶部以及填充了金属材料的下电极通孔的顶部依次沉积第二隔离层、下电极金属层、阻变层和上电极金属层；对上电极金属层和阻变层进行第一蚀刻处理，使第一蚀刻处理停留在下电极金属层的顶部表面，并在第一蚀刻处理后的上电极金属层和阻变层上沉积侧壁保护层；侧壁保护层沉积完成后，对第二隔离层和下电极金属层进行第二蚀刻处理，使第二蚀刻处理停留在所述第一隔离层的上表面。利用本发明能够解决现有的制作工艺存在的容易出现孔洞及容易形成侧掏现象等问题。
存储器制造方法

[发明专利]隔离改进的2D1R工艺方法及2D1R阵列-CN202210108675.2在审
发明人：曹恒;仇圣棻 -专利权人：昕原半导体（上海）有限公司
申请日： 2022-01-28 - 公布日： 2023-05-23 - 主分类号： H01L21/84 文献下载
摘要：本发明提供一种隔离改进的2D1R工艺方法及2D1R阵列，在SOI硅片上进行工艺处理以形成深隔离槽，并使深隔离槽与SOI硅片上的氧化层接触；再基于深隔离槽对所述SOI硅片进行离子注入以形成n阱区域与p阱区域；在n阱区域与p阱区域上进行工艺处理以形成浅隔离槽，并在浅隔离槽的两侧进行离子注入以形成n+有源区和p+有源区；通过接触孔将n+有源区、p+有源区与后段器件相连接，从而通过采用SOI技术，可以在降低隔离槽深度的条件下实现更好的阱与阱的隔离效果，同时也可以形成n阱与p阱交替存在的二极管阵列，改善了工艺窗口，实现更小单元尺寸的2D1R阵列。
隔离改进 d1r 工艺方法阵列

[发明专利]阻变随机存储器及其操作方法、存储介质及电子设备-CN202310177008.4在审
发明人：潘国华;邹微;仇圣棻;陈亮;谢鑫 -专利权人：昕原半导体(上海)有限公司;昕原半导体（杭州）有限公司;昕原半导体（深圳）有限公司
申请日： 2023-02-27 - 公布日： 2023-05-23 - 主分类号： G11C11/406 文献下载
摘要：本申请提供一种阻变随机存储器及其操作方法、存储介质及电子设备。所述阻变随机存储器的操作方法包括：在上电或重启时，获取阻变随机存储器的温度；根据所述温度配置阻变随机存储器的写入算法，所述写入算法包括电压值、电压递进幅度、脉冲宽度、脉冲数量和/或限制电流；根据所述阻变随机存储器的写入算法控制写入电路对所述阻变随机存储器的存储器阵列进行写入操作。所述操作方法在不同温度下都能够将阻变随机存储器的写入失效率控制在较低的水平。
随机存储器及其操作方法存储介质电子设备

[发明专利]基于驱动电流和窗口改进的2D1R工艺方法-CN202210238402.X在审
发明人：曹恒;仇圣棻 -专利权人：昕原半导体（上海）有限公司
申请日： 2022-03-10 - 公布日： 2023-05-23 - 主分类号： H10B63/00 文献下载
摘要：本发明提供一种基于驱动电流和窗口改进的2D1R工艺方法及阵列，将p+有源区所在的第二个二极管通过CT与复位线相连接；并通过CT将第一个二极管的p型端与第二个二极管的n型端连接至metal层，将metal层与RRAM器件相连以形成RRAM阵列；其中，两个二极管和一个RRAM器件连结组成RRAM阵列中的存储单元；而后按照预设的操作表使RRAM阵列做读取、写入、擦除操作，如此，由于n阱与p阱存在反偏效应，两者的反偏击穿电压一般在10V以上，远远满足RRAM5V的应用场景，同时将每个二极管的阱端引出，降低阱作为字线和RESET线的电阻，从而降低IR DROP及增大驱动电流，并且采用与现有技术不同的2D1R操作方法，主动设定未选中位线，字线与RESET线的电压，提高器件的抑制性能。
基于驱动电流窗口改进 d1r 工艺方法

[发明专利]存储单元、存储阵列及加工方法-CN202210257532.8在审
发明人：曹恒;仇圣棻 -专利权人：昕原半导体（上海）有限公司
申请日： 2022-03-16 - 公布日： 2023-05-23 - 主分类号： H10B63/00 文献下载
摘要：本发明提供一种存储单元、存储阵列及加工方法，其中的存储单元包括相互间隔设置的第一二极管和第二二极管；其中，第一二极管包括n阱以及与n阱连接的第一N型掺杂区和第一P型掺杂区，第二二极管包括p阱以及与p阱连接的第二N型掺杂区和第二P型掺杂区；第一N型掺杂区与字线连接，第二P型掺杂区与RESET线连接；第一P型掺杂区以及第二N型掺杂区分别通过电阻存储器与位线连接。利用上述发明能够实现较小尺寸且具有较大驱动电流的存储阵列。
存储单元阵列加工方法

[发明专利]一种半导体器件及其形成方法-CN201811553296.4有效
发明人：陈亮;仇圣棻 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2018-12-19 - 公布日： 2023-04-28 - 主分类号： H01L21/28 文献下载
摘要：本发明实施例提供了一种半导体器件及其形成方法。本发明实施例通过形成在垂直方向掺杂浓度梯度变化的栅极结构，提高半导体器件的可靠性。
一种半导体器件及其形成方法

[发明专利]电阻式随机存取存储器及其制备方法-CN202310213609.6在审
发明人：张冠群;仇圣棻 -专利权人：昕原半导体(上海)有限公司;昕原半导体（杭州）有限公司;昕原半导体（深圳）有限公司
申请日： 2023-03-06 - 公布日： 2023-04-25 - 主分类号： H10N70/20 文献下载
摘要：本发明提供一种电阻式随机存取存储器及其制备方法，电阻式随机存取存储器包括：依次排布的第一电极、阻变存储层和第二电极；第二电极包括：第一子电极层，设置于阻变存储层上；限制层，设置于第一子电极层上；第二子电极层，设置于限制层上；限制层用于限制金属原子从第二子电极层迁移到第一子电极层，第二子电极层的金属原子浓度大于第一子电极层的金属原子浓度，第一子电极层的金属原子浓度大于限制层的金属原子浓度。本发明能够提升电阻式随机存取存储器操作电压的均匀性，提高热稳定性的同时不牺牲操作电压，满足擦除出错率要求。
电阻随机存取存储器及其制备方法

[发明专利]一种互连线的形成方法-CN201910579545.5有效
发明人：韩亮;仇圣棻;张晓伟 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-06-28 - 公布日： 2023-03-24 - 主分类号： H01L23/528 文献下载
摘要：本发明实施例提供了一种互连线的形成方法。在本发明实施例中，在所述半导体衬底上形成端部相对的第一芯轴图案和第二芯轴图案，所述第一芯轴图案包括多个基本平行的第一芯轴线和连接所述第一芯轴线端部的第二芯轴线，所述第二芯轴图案包括多个基本平行的第三芯轴线和连接所述第三芯轴线端部的第四芯轴线。由于在第一芯轴图案的端部形成第二芯轴线，第二芯轴线侧壁形成的侧墙能够隔离侧墙内侧形成的互连线和侧墙外侧的互连线，进而能够扩大互连线截断区的移动范围。同时，由于第一芯轴线的端部被第二芯轴线连接，第一芯轴图案在端部没有单一的第一芯轴线，芯轴图案的端部不会出现回缩的现象。进一步确保了互连线的可靠性。
一种互连形成方法

[发明专利]金属薄膜结构、阻变式存储器及阻变式存储器的制作方法-CN202110994612.7在审
发明人：陈亮;仇圣棻;杨芸;李晓波 -专利权人：昕原半导体（上海）有限公司
申请日： 2021-08-27 - 公布日： 2023-03-03 - 主分类号： H10N70/20 文献下载
摘要：本发明提供一种金属薄膜结构、阻变式存储器及阻变式存储器的制作方法，其中的制作方法包括：在具有预设结构的底部电极金属层上填充所述电介质层；在所述电介质层上开设具有预设结构的沟道；在所述沟道内部和所述电介质层的上表面填充金属薄膜；通过CMP工艺对所述金属薄膜进行研磨处理以形成所述金属薄膜层；在所述金属薄膜层上填充所述阻变转换层，并在所述阻变转换层上填充所述顶部电极金属层。利用上述发明以解决现有的RRAM中的金属薄膜甚至是其他工艺中的金属薄膜的厚度和表面平整度无法同时满足需求的问题。
金属薄膜结构阻变式存储器制作方法

[发明专利]环形下电极阻变式存储器及其制作方法-CN202110994607.6在审
发明人：杨芸;仇圣棻;陈亮;李晓波;曹恒 -专利权人：昕原半导体（上海）有限公司
申请日： 2021-08-27 - 公布日： 2023-03-03 - 主分类号： H10N70/20 文献下载
摘要：本发明提供一种环形下电极阻变式存储器及其制作方法，其中的制作方法包括：在具有预设结构的金属连线层上沉积介质层，并对金属连线层和介质层进行掩膜、光刻处理；在介质层上蚀刻具有预设结构的通孔；在通孔的内壁、通孔的底部以及介质层的顶部沉积预设厚度的下电极金属层；在下电极金属层上沉积绝缘层；并对绝缘层和下电极金属层进行研磨处理，以使绝缘层、下电极金属层以及介质层的上表面齐平；在下电极金属层和绝缘层的上方沉积阻变转换层，并在阻变转换层上沉积上电极层。利用上述发明以解决现有的RRAM中的由于下电极金属层与阻变转换层的接触面积较大，导致RRAM漏电性较强的问题。
环形电极阻变式存储器及其制作方法

[发明专利]阻变式存储器及其制作方法-CN202110995678.8在审
发明人：杨芸;仇圣棻;陈亮;李晓波;曹恒 -专利权人：昕原半导体（上海）有限公司
申请日： 2021-08-27 - 公布日： 2023-03-03 - 主分类号： H10B63/00 文献下载
摘要：本发明提供一种阻变式存储器及其制作方法，其中的制作方法包括：在具有预设结构的金属层上沉积氧化物层，并在氧化物层上开设具有预设结构的通孔；在通孔内沉积TIN，并通过CMP工艺使TIN的上表面与氧化物层的上表面齐平；对通孔内的TIN进行预设深度的回蚀刻以在通孔的下半部形成TIN层；在通孔的上半部和氧化物层的上表面沉积W膜；对W膜进行研磨处理以形成W膜层；在W膜层上沉积阻变转换层，并在阻变转换层上沉积上电极层。利用上述发明以解决现有的RRAM中的金属薄膜甚至是其他工艺中的金属薄膜的厚度和表面平整度无法同时满足需求，且下电极尺寸无法控制的问题。
阻变式存储器及其制作方法

[发明专利]2D1R阵列结构及其制备方法-CN202211292990.1在审
发明人：曹恒;仇圣棻 -专利权人：昕原半导体（上海）有限公司
申请日： 2022-10-21 - 公布日： 2023-02-24 - 主分类号： G11C13/00 文献下载
摘要：本发明提供一种2D1R阵列结构及其制备方法，其中，2D1R阵列结构包括横向设置的一一对应的m条字线和m条复位线以及纵向设置的n条位线；其中，m和n均为整数，m≥2，n≥2；并且，在各条字线与各条位线的相交处均设置有存储单元；所述存储单元包括第一二极管、第二二极管以及电阻，其中，所述电阻的一端与相对应的位线相连，所述电阻的另一端分别与所述第一二极管的正极以及所述第二二极管的负极相连，所述第一二极管的负极与相对应的字线相连，所述第二二极管的正极与相对应的复位线相连。本发明提供的2D1R阵列结构能够解决现有的2D1R阵列结构中阱与阱之间的隔离性能差且易产生较大IR drop的问题。
d1r 阵列结构及其制备方法

1
2
3
4
5
6
7
下一页»
尾页
共 95 条