“于锦辉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果24个，建议您升级VIP下载更多相关专利

[发明专利]一种跨时钟同步电路及SoC系统-CN202110218514.4有效
发明人：王骞;于锦辉 -专利权人：山东英信计算机技术有限公司
申请日： 2021-02-26 - 公布日： 2023-03-24 - 主分类号： G06F1/12 文献下载
摘要：本申请公开了一种跨时钟同步电路及SoC系统，包括：输入控制捕获模块，用于获取第一时钟域对应的控制信号，将控制信号的脉冲宽度扩展到预设宽度，得到待同步控制信号；输入数据锁存模块，用于获取第一时钟域对应的数据信号并锁存；同步模块，用于对待同步控制信号进行跨时钟域同步得到同步控制信号；输出控制触发模块，用于根据同步控制信号输出第二时钟域对应的控制信号；输出数据捕获模块，用于当接收到第二时钟域对应的控制信号时，获取输入数据锁存模块输出的数据信号。本申请不会违反第二时钟域的触发器的建立时间和保持时间，可以避免亚稳态等现象产生，保证数据同步的正确性，提高系统的稳定性。
一种时钟同步电路 soc 系统

[发明专利]一种实现AXI总线跨时钟域的结构及方法-CN202010063296.7有效
发明人： 于锦辉;王贤坤 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-01-19 - 公布日： 2022-10-18 - 主分类号： G06F30/39 文献下载
摘要：本发明提供一种实现AXI总线跨时钟域的结构及方法，所述结构包括AXI总线功能通道模块、主模块和从模块，AXI总线功能通道模块与主模块和从模块均连接；AXI总线功能通道模块包括功能通道信号缓存FIFO单元、主时钟功能通道信号串并转换单元、从时钟功能通道信号串并转换单元、主控制逻辑单元以及从控制逻辑单元；方法：主模块以主时钟向主从向AXI总线功能通道子模块写入信号；主模块写入信号经主时钟功能通道信号合并子单元合并后，再通过主时钟功能通道信号缓存FIFO单元进行缓存，提供给从时钟功能通道信号拆分子单元进行拆分；从模块以从时钟自主从向AXI总线功能通道子模块读取从时钟功能通道信号拆分子单元拆分的信号。
一种实现 axi 总线时钟结构方法

[实用新型]一种矿井建设用安全防护设备-CN202220789309.3有效
发明人：刘元林;于锦辉;王树春 -专利权人： 于锦辉
申请日： 2022-04-07 - 公布日： 2022-07-15 - 主分类号： E21F17/00 文献下载
摘要：本实用新型公开了一种矿井建设用安全防护设备，包括：监测主体，所述监测主体包括有毒气体检测仪、机壳以及轴流风扇一，所述有毒气体检测仪安装在机壳的底部，并且有毒气体检测仪的探头端位于机壳的内部，所述轴流风扇一安装在机壳内壁的左侧上。该一种矿井建设用安全防护设备，无需派遣工人深入隧道内即可进行有毒气体检测，在确定隧道内安全后，在派遣工人进入工作，保证了矿井建设的安全性，并且，在每节硬管结构的内部均加装了轴流风扇二，保证了对隧道内气体的吸力，使得不同深度处隧道内的气体均可充分的经过直管进入机壳的内部进行检测。
一种矿井建设安全防护设备

[发明专利]一种数据处理方法、装置、设备及可读存储介质-CN202010989115.3有效
发明人：王贤坤;周玉龙;于锦辉 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2020-09-18 - 公布日： 2022-06-17 - 主分类号： G06F30/398 文献下载
摘要：本申请公开了一种数据处理方法、装置、设备及可读存储介质。本申请公开的方法应用于FPGA验证平台，包括：利用至少一个数据接口接收待处理的数据帧；按照存储起止地址将数据帧存储至FPGA验证平台中的存储器；对数据帧进行匹配校验，若匹配校验未通过，则保留存储起止地址，以便按照存储起止地址覆盖式存储新的数据帧至存储器；实时统计存储器的剩余空间，若剩余空间小于预设阈值，则按照读取起止地址读取存储器中的已存数据帧，更新读取起止地址和存储起止地址。本申请利用存储起止地址和读取起止地址对同一存储器进行管理，能够避免数据占用较多存储资源，本申请提供的一种数据处理装置、设备及可读存储介质，也同样具有上述技术效果。
一种数据处理方法装置设备可读存储介质

[发明专利]一种服务器及光标同步方法、装置、计算机可读存储介质-CN202010606033.6有效
发明人： 于锦辉;童元满 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2020-06-29 - 公布日： 2022-02-18 - 主分类号： G06F3/14 文献下载
摘要：本申请公开了一种服务器及光标同步方法、装置、计算机可读存储介质，包括主机操作系统，用于生成操作远程终端的操作信息，并将操作信息拆分为光标操作信息和非光标操作信息；与主机操作系统连接的VGA，用于获取光标操作信息并传输至KVM；与VGA连接的KVM，用于接收VGA传输的光标操作信息并传输至BMC中的MAC；与KVM连接的MAC，用于将光标操作信息传输至远程终端。本申请中，主机操作系统将操作信息拆分为光标操作信息和非光标操作信息，并通过VGA、KVM和MAC将光标操作信息传输给远程终端，使得远程终端可以快速获取光标操作信息，提高远程终端与服务器间的光标同步率，提高本地服务器操作远程终端的准确性。
一种服务器光标同步方法装置计算机可读存储介质

[发明专利]一种AHB系统总线的仲裁方法、装置、AHB系统总线及介质-CN202110962618.6在审
发明人：孙旭;杨琳琳;于锦辉;张文明 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2021-08-20 - 公布日： 2021-12-31 - 主分类号： G06F13/12 文献下载
摘要：本申请公开了一种AHB系统总线的仲裁方法、装置、AHB系统总线及介质，包括：以预设监测周期实时监测每个数据通道的数据流量，得到每个数据通道对应的第一数据流量；在每个所述预设监测周期结束时，利用各所述第一数据流量确定每个所述数据通道的实际仲裁权重；基于所述实际仲裁权重划分下一个所述预设监测周期中每个所述数据通道对应的时间片，以便每个所述数据通道在对应的所述时间片内利用AHB系统总线进行数据传输。能够提升AHB系统总线利用率，进而提升SOC芯片的性能。
一种 ahb 系统总线仲裁方法装置介质

[发明专利]用于视频压缩的视频提取方法、系统、终端及存储介质-CN202010007518.3有效
发明人：魏红杨;于锦辉 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-01-04 - 公布日： 2021-12-28 - 主分类号： H04N19/42 文献下载
摘要：本发明提供一种用于视频压缩的视频提取方法、系统、终端及存储介质，包括：通过APB接口获取系统设置的提取配置信息；获取缓存装置的资源状态；根据所述提取配置信息和所述资源状态生成提取控制信息；根据所述提取控制信息通过高性能扩展总线读取内存中的视频信息，并将所述视频信息经缓存装置输送至视频压缩装置。本发明通过控制向视频压缩装置输送的视频信息实现视频压缩任务的可控性，避免了视频压缩任务长时间阻塞造成的视频传输延误。
用于视频压缩视频提取方法系统终端存储介质

[发明专利]一种条件跳转指令的处理方法、系统及相关装置-CN202110875861.4在审
发明人：王贤坤;周玉龙;邹晓峰;张贞雷;于锦辉 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2021-07-30 - 公布日： 2021-12-07 - 主分类号： G06F9/30 文献下载
摘要：本申请提供一种条件跳转指令的处理方法，包括：确定取指地址，并根据所述取指地址从指令缓存中取出目标指令；解析所述目标指令，得到指令类型；若所述指令类型为条件跳转指令，根据预设跳转规则对所述条件跳转指令进行跳转；在所述条件跳转指令按照所述预设跳转规则正常跳转时，将对应的指令信息发送至第一缓存；在所述条件跳转指令未按照所述预设跳转规则异常跳转时，将对应的指令信息发送至第二缓存。本申请能够解决动态预测方法容易受算法、资源、编译器和应用适配影响的问题，提高处理器的指令执行效率。本申请还提供一种条件跳转指令的处理系统、计算机可读存储介质和电子设备，具有上述有益效果。
一种条件跳转指令处理方法系统相关装置

[发明专利]一种视频压缩方法、装置、系统及介质-CN202110873304.9在审
发明人：袁秀阳;魏红杨;于锦辉;张贞雷;宋金凤 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2021-07-30 - 公布日： 2021-11-26 - 主分类号： H04N19/182 文献下载
摘要：本发明公开了一种视频压缩方法、装置、系统及计算机可读存储介质，该方法包括：接收当前帧图像的图像数据，并从DDR中获取上一帧图像的图像数据；当视频压缩控制器的当前状态为开启状态时，将上一帧图像的图像数据发送至视频压缩控制器进行压缩处理；将当前帧图像的图像数据发送至DDR中进行存储；依据当前帧图像的图像数据及上一帧图像的图像数据，判断当前帧图像与上一帧图像是否相同，若相同，则将视频压缩控制器的状态更改为关闭状态；若不同，则将视频压缩控制器的状态更改为开启状态，以便对下一次从DDR中获取的图像数据进行压缩处理；在使用过程中能够减少数据压缩量，降低网络带宽及视频传输延时，减少整体功耗。
一种视频压缩方法装置系统介质

[发明专利]一种基于UVM的GPIO模块验证的方法、装置、设备及可读介质-CN202110739004.1在审
发明人：王骞;于锦辉 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2021-06-30 - 公布日： 2021-11-05 - 主分类号： G06F13/24 文献下载
摘要：本发明提供了一种基于UVM的GPIO模块验证的方法、装置、设备及可读介质，该方法包括：基于信号类别将GPIO模块的信号划分为五组；响应于接收到GPIO模块验证的指令，检测阶段验证指示标志；基于检测到的阶段验证指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证；响应于当前阶段验证通过，更新阶段验证指示标志。通过使用本发明的方案，能够提高验证效率，能够减少激励的数量和相关性，并减少了scoreboard类中的判断逻辑，能够加速验证收敛速度。
一种基于 uvm gpio 模块验证方法装置设备可读介质

[发明专利]一种视频提取丢帧控制方法、系统、终端及存储介质-CN202010060618.2有效
发明人：魏红杨;于锦辉 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-01-19 - 公布日： 2021-10-22 - 主分类号： H04N19/423 文献下载
摘要：本发明提供一种视频提取丢帧控制方法、系统、终端及存储介质，包括：监控VGA向内存写入视频数据；获取视频提取的帧率；判断当前读取的图像帧与最近提取的图像帧间隔是否满足所述帧率：若是，则提取所述当前读取的图像帧保存至缓存设备；若否，则丢掉所述当前读取的图像帧。本发明通过根据帧率控制视频提取的丢帧，实现了主动丢帧的有效控制，有效防止了视频压缩的阻塞。
一种视频提取控制方法系统终端存储介质

[发明专利]一种AHB总线跨时钟域的系统及工作方法-CN202010095392.X有效
发明人： 于锦辉 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-02-16 - 公布日： 2021-08-06 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种AHB总线跨时钟域的系统，包括：主时钟数据锁存模块、主时钟数据合并模块、主时钟数据存储模块、从控制逻辑模块、从时钟数据锁存模块、从时钟数据合并模块、从时钟数据存储模块和主控制逻辑模块。本发明还公开了一种AHB总线跨时钟域的工作方法，实现在主时钟域和从时钟域下数据的读操作和写操作。本发明实现了AHB总线跨时钟域处理，能够降低跨时钟域过程的延迟，减小对AHB总线带宽的占用量，降低需要同步的信号位宽，降低同步过程中出错的几率。
一种 ahb 总线时钟系统工作方法

[发明专利]一种视频压缩方法、装置、设备及计算机可读存储介质-CN202110327744.4在审
发明人： 于锦辉;王骞;魏红杨;王贤坤 -专利权人：山东英信计算机技术有限公司
申请日： 2021-03-26 - 公布日： 2021-07-06 - 主分类号： H04N19/42 文献下载
摘要：本发明公开了一种视频压缩方法、装置、设备及计算机可读存储介质，该方法包括：获取当前帧待压缩图像；将当前帧待压缩图像与上一帧待压缩图像进行对比，获取变化图块数据；其中，变化图块数据包括当前帧待压缩图像中与上一帧待压缩图像不同的目标图块和每个目标图块各自对应的图像坐标；对变化图块数据进行图像压缩，获取当前帧待压缩图像对应的图块压缩文件；本发明通过将当前帧待压缩图像与上一帧待压缩图像进行对比，获取变化图块数据，利用帧间压缩技术确定需要压缩的图块，减少了需要压缩的数据量，从而极大提高了视频压缩比率，从而降低了网络传输数据量，减少了图像的传输时间，保证了远程显示的效果。
一种视频压缩方法装置设备计算机可读存储介质

[发明专利]一种图像压缩方法、装置、电子设备及可读存储介质-CN202110613360.9在审
发明人：魏红杨;张贞雷;于锦辉;袁秀阳;宋金凤 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-06-02 - 公布日： 2021-07-02 - 主分类号： H04N19/176 文献下载
摘要：本申请公开了一种图像压缩方法、装置、电子设备及计算机可读存储介质，该方法包括：获取待压缩图像，并对待压缩图像进行分块处理，得到多个图像块；利用各个图像块与对应的历史图像块进行比对，得到比对结果；利用比对结果为不同的目标图像块更新对应的目标历史图像块，并对目标图像块进行编码，得到目标编码；利用目标编码与预设编码生成待压缩图像对应的压缩数据；该方法通过将待压缩数据中的各个部分与历史图像块进行比对，并对发生了变化的目标图像块进行压缩编码，由于减少了需要被压缩编码的图像块的数量，因此减少了计算资源的消耗，同时减少了生成压缩数据所需的时间，降低了远程终端展示的视频的时延。
一种图像压缩方法装置电子设备可读存储介质

[发明专利]基于FPGA的RISC-V系统验证方法、装置及电子设备-CN202110193940.7在审
发明人：王贤坤;邹晓峰;周玉龙;张贞雷;于锦辉 -专利权人：山东英信计算机技术有限公司
申请日： 2021-02-20 - 公布日： 2021-06-22 - 主分类号： G06F11/22 文献下载
摘要：本发明提供了一种基于FPGA的RISC‑V系统验证方法、装置及电子设备，属于计算机的技术领域，缓解了现有技术中存在的搭建基于FPGA的RISC‑V BOOM处理器的原型验证系统方法不够完善的技术问题。所述方法包括以下步骤：数据压缩中心获取系统启动文件，并将系统启动文件进行压缩；将压缩文件存储到内存中；数据解压中心读取内存中的压缩文件，并将压缩文件进行解压，获得系统启动文件；RISC‑V系统获取系统启动文件，进行系统验证。
基于 fpga risc 系统验证方法装置电子设备

1
2
下一页»
尾页
共 24 条