“久保和昭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和具有半导体器件的电子控制系统-CN201810072183.6有效
发明人： 久保和昭;桥本幸一郎 -专利权人：瑞萨电子株式会社
申请日： 2018-01-25 - 公布日： 2023-09-01 - 主分类号： H03K17/081 文献下载
摘要：本发明涉及半导体器件和具有半导体器件的电子控制系统。需要提供半导体器件和包括该半导体器件的电子控制系统，同时即使在施加负浪涌电压时，半导体器件也能够继续进行正常操作。根据实施例，驱动器IC包括输出晶体管、驱动器控制电路、负电位钳位电路和ESD保护电路。输出晶体管设置在电池电压端子和与负载连接的输出端子之间。驱动器控制电路通过参照输出端子的电压控制输出晶体管的栅电压来切换输出晶体管的接通‑断开状态。负电位钳位电路在低于预定电压的负电压被施加到输出端子时，与来自控制电路的控制不相关地将输出晶体管接通。ESD保护电路设置在电池电压端子和基准电压端子之间，并且在浪涌电压被施加到电池电压端子时进入导通状态。
半导体器件具有电子控制系统

[发明专利]半导体装置，车载阀门系统以及螺线管驱动器-CN201610217188.4有效
发明人：近藤智;久保和昭;板野宪行 -专利权人：瑞萨电子株式会社
申请日： 2016-04-08 - 公布日： 2019-06-28 - 主分类号： F16K31/06 文献下载
摘要：本发明涉及半导体装置、车载阀门系统以及螺线管驱动器。输出驱动电路将输出电流通过输出端输出至整合入车辆中的螺线管。检测电阻器连接在输出端和输出驱动电路之间。放大单元构造为输出通过放大检测电阻器的两端之间的电压而产生的模拟检测信号。电流发生电路构造为输出参考电流。参考电阻器连接在电流发生电路和接地端之间并构造为根据参考电流输出参考电压。A/D转换器构造为利用参考电压作为参考将模拟检测信号转换成数字检测信号。控制电路构造为根据数字检测信号控制从输出驱动电路输出的输出电流。
半导体装置车载阀门系统以及螺线管驱动器

[发明专利]半导体集成电路器件-CN200680055135.1无效
发明人：高井一兆;矢下孝博;加藤喜久男;久保和昭 -专利权人：株式会社瑞萨科技
申请日： 2006-06-30 - 公布日： 2009-07-01 - 主分类号： H03K17/06 文献下载
摘要：在通常工作时的电源阶段期间内，开关部(SW2H、SW2L)和开关部(SW3H、SW3L)分别为导通，开关部(SW1H、SW1L)为断开，从静电电容元件(CS)分别对总线(A、B)以及浮置控制电路(4)、发送电路(5)、接收电路(6)提供浮置电源。在数据阶段期间内，开关部(SW1H、SW1L)为导通，开关部(SW2H、SW2L、SW3H、SW3L)为断开。由此，静电电容元件(CS)被电池(B)的电源充电，而静电电容元件(CH)分别向浮动控制电路(4)、发送电路(5)、接收电路(6)提供浮置电源。由此，可以构成大幅度削减了开关部数量的浮动开关部(7)。
半导体集成电路器件

[发明专利]半导体器件的制造方法-CN200410035147.0无效
发明人：宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2005-04-20 - 主分类号： H01L21/336 文献下载
摘要：一种制造半导体器件的方法，其特征在于包括下列步骤：在基片表面上的第一导电类半导体区表面上形成场绝缘膜；在半导体区的第一和第二晶体管区的表面上，形成光刻胶，用于选择形成具有不同厚度的栅绝缘膜的区域；对应光刻胶形状形成具有不同厚度的栅绝缘膜；在第一和第二晶体管区的表面上形成沟道杂质区；在栅绝缘膜上构成栅电极图形；在第一晶体管区表面上形成第二导电类的源区和漏区，因而，用栅电极将它们分开；在栅电极上形成中间层绝缘膜；形成穿过中间绝缘膜的连接孔；和构成金属化布线图形，并覆盖在连接孔上；分割栅绝缘膜，在同一沟道上的源区与漏区之间，构成平面形的至少多个具有第一和第二厚度的栅绝缘膜区。
半导体器件制造方法

[发明专利]集成逻辑电路和电可擦可编程只读存储器-CN02148258.6无效
发明人： 久保和昭;铃木幸夫;宫城雅记 -专利权人：精工电子工业株式会社
申请日： 1995-08-01 - 公布日： 2004-04-28 - 主分类号： G11C11/34 文献下载
摘要：本发明涉及一种集成逻辑电路和电可擦可编程只读存储器。其中包括在一半导体基片上形成的MOS晶体管电路，该电路在不同的最小工作电源电压下工作，这个MOS晶体管电路具有这样的结构，使在最小工作电源电压下工作的MOS晶体管的阈值电压降低，并且加长这个晶体管的沟道长度。此外，读出放大器电路包括具有一对输入端子的差分放大器电路，预充电电路和负载电路。
集成逻辑电路电可擦可编程只读存储器

[发明专利]半导体器件-CN95108533.6无效
发明人：宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2002-08-28 - 主分类号： H01L27/088 文献下载
摘要：MISFET中，用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P-型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104，用图形106作掺杂掩模，用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105，并在P-型半导体基片的N-型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。
半导体器件

[发明专利]半导体器件及其制造方法-CN01122711.7无效
发明人：宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2002-02-06 - 主分类号： H01L29/78 文献下载
摘要：MISFET中,用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P－型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104,用图形106作掺杂掩模,用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105,并在P－型半导体基片的N－型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。
半导体器件及其制造方法