|
|
钻瓜专利网为您找到相关结果 29个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体存储装置-CN202010091048.3有效
-
吉村尚弥;中塚圭祐
-
铠侠股份有限公司
-
2020-02-13
-
2023-10-27
-
H10B43/10
- 实施方式提供一种能够抑制电力消耗的半导体存储装置。实施方式的半导体存储装置包含第1至第4绝缘区域、以及第1及第2柱。多个第1绝缘区域沿着与第1方向交叉的第2方向设置。第1柱沿着第1方向贯通第2导电体层且设置于多个第1绝缘区域间。多个第2绝缘区域沿着第2方向设置。第2柱沿着第1方向贯通第7导电体层且设置于多个第2绝缘区域间。第3绝缘区域在第1绝缘区域与第2绝缘区域之间，沿着第2方向设置。第4绝缘区域在俯视下与第3绝缘区域隔开，且设置于第2导电体层与第7导电体层之间。
- 半导体存储装置
- [实用新型]存储器设备-CN202223401865.8有效
-
田上政由;中塚圭祐
-
铠侠股份有限公司
-
2022-12-19
-
2023-10-17
-
H10B43/35
- 一实施方式的存储器设备具备：衬底；多个第1导电体层，在第1方向上相互分开排列；第2导电体层及第3导电体层，在衬底与多个第1导电体层之间分别沿第2方向延伸，且在第2方向上相互分开排列；多个第4导电体层，相对于多个第1导电体层而在衬底的相反侧在第1方向上相互分开排列；第5导电体层，在多个第1导电体层与多个第4导电体层之间沿第2方向延伸；第1存储器柱，沿第1方向延伸且与多个第1导电体层交叉，连接于第2导电体层或第3导电体层；第2存储器柱，沿第1方向延伸且与多个第4导电体层交叉，连接于第5导电体层；及第1配线，连接第5导电体层与衬底之间。第1配线包含接点，该接点在第2导电体层与第3导电体层之间沿第1方向延伸，且与多个第1导电体层交叉。
- 存储器设备
- [发明专利]半导体存储装置-CN202210748981.2在审
-
长谷川渓太;中塚圭祐
-
铠侠股份有限公司
-
2022-06-28
-
2023-10-10
-
H10B41/30
- 实施方式提供一种能够容易地判别贴合垫间的短路不良与存储器柱间的短路不良的半导体存储装置。本实施方式的半导体存储装置具备第1芯片、第2芯片、及多个贴合垫。第1芯片具有在第1方向上贯通多个配线层的多个存储器柱。第2芯片与第1芯片贴合。多个贴合垫设置在第1芯片与第2芯片的贴合面。多个贴合垫包含：第1贴合垫，将多个存储器柱中的第1存储器柱电连接于多个晶体管中的任一个晶体管；以及第2贴合垫，从第1方向观察时与第1贴合垫相邻，将多个存储器柱中的第2存储器柱电连接于多个晶体管中的任一个晶体管。从第1方向观察时，第2存储器柱不与第1存储器柱相邻。
- 半导体存储装置
- [发明专利]半导体装置、晶圆及晶圆的制造方法-CN202210757701.4在审
-
岩下康纪;荒井伸也;中塚圭祐;芦立浩明
-
铠侠股份有限公司
-
2022-06-29
-
2023-10-10
-
H01L23/498
- 实施方式提供一种能够抑制贴合面及贴合面附近的不良情况的半导体装置、晶圆及晶圆的制造方法。实施方式的半导体装置具有第1积层体、及与第1积层体贴合的第2积层体。第1积层体具有设置在第1积层体与第2积层体贴合的第1贴合面的第1焊垫。第2积层体具有在第1贴合面处与第1焊垫接合的第2焊垫。将从第1积层体朝向第2积层体的方向设为第1方向，将与第1方向交叉的方向设为第2方向，将与第1方向及第2方向交叉的方向设为第3方向，将第3方向上的第1焊垫、第2焊垫各自的尺寸设为PX1、PX2，将第2方向上的第1焊垫、第2焊垫各自的尺寸设为PY1、PY2时，第1焊垫、第2焊垫各自的尺寸满足下述式(1)、(2)的至少一者。PX1＞PY1…(1)，PY2＞PX2…(2)。
- 半导体装置制造方法
- [发明专利]半导体装置及其制造方法-CN202210775276.1在审
-
岩下康纪;荒井伸也;中塚圭祐;芦立浩明
-
铠侠股份有限公司
-
2022-07-01
-
2023-10-03
-
H01L21/60
- 实施方式提供能够使基板彼此良好地贴合的半导体装置及其制造方法。根据一个实施方式，半导体装置的制造方法包括：以在第一基板上产生翘曲的方式，在第一基板上的多个第一区域中的每一个上形成第一金属焊盘。所述方法还包括：在第二基板上的多个第二区域中的每一个上隔着规定的图案形成第二金属焊盘。所述方法还包括：在形成第一金属焊盘以及第二金属焊盘之后，将第一基板与第二基板贴合。除此之外，所述方法还包括：在第二基板上的多个第二区域中的每一个上形成规定的图案时，将多个第二区域中的每一个上的规定的图案的位置进行如下修正，即：在第一方向上向接近第二基板的中心的方向变更，在第二方向上向远离第二基板的中心的方向变更。
- 半导体装置及其制造方法
- [发明专利]半导体存储装置-CN201810887508.6有效
-
中塚圭祐
-
铠侠股份有限公司
-
2018-08-06
-
2023-07-25
-
H10B43/35
- 实施方式提供一种动作的稳定性高的半导体存储装置。实施方式的半导体存储装置具备：多个电极膜及多个第1绝缘膜，沿着第1方向交替地积层；半导体构件，于所述第1方向延伸；电荷储存构件，设置于所述半导体构件与所述电极膜之间；及第2绝缘膜，设置于所述电荷储存构件与所述电极膜之间。所述多个第1绝缘膜的至少1个包含自下述群中选出的一种以上的第1材料，所述群包含：含有Si元素、O元素与C元素的材料、含有Si元素与N元素的材料、含有Hf元素与O元素的材料、以及含有Al元素与O元素的材料。
- 半导体存储装置
- [发明专利]半导体装置及其制造方法-CN202210155582.5在审
-
中塚圭祐;大冈拓也
-
铠侠股份有限公司
-
2022-02-21
-
2023-02-17
-
H01L23/538
- 实施方式提供一种能够降低布线密度的半导体装置及其制造方法。根据一实施方式，半导体装置具备：衬底；多个晶体管，设置于衬底上；及积层膜，设置于多个晶体管的上方，包含在第1方向上互相隔开的多个电极层，具有第1、第2及第3区域。所述装置还具备：多个插塞，在第1区域内，设置于多个电极层；第1柱状部，设置于第2区域内；及第2柱状部，设置于第3区域内。多个电极层中的至少1个电极层是包含第1区域所含的第1部分、第2区域所含的第2部分、及第3区域所含的第3部分，且从第2部分经由第1部分到达第3部分的连续膜。多个晶体管分别包含在第1、第2及第3区域的正下方，电连接于第1、第2及第3插塞的第1、第2及第3晶体管。
- 半导体装置及其制造方法
- [发明专利]半导体存储装置-CN202210066035.X在审
-
中塚圭祐
-
铠侠股份有限公司
-
2022-01-20
-
2022-12-16
-
H01L27/11524
- 本发明的一实施方式提供一种能够抑制芯片面积的增加的半导体存储装置。根据实施方式，半导体存储装置包含第1存储器单元阵列(11_1)、与第2存储器单元阵列(11_2)。第1存储器单元阵列包含：第1半导体(123)，连接第1存储器单元(MC)及第1选择晶体管(ST1)；第1字线(WL)；第1选择栅极线(SGD)；及第1位线(BL)，连接于第1半导体。第2存储器单元阵列包含：第2半导体(123)，在第1方向延伸，连接第2存储器单元(MC)及第2选择晶体管(ST1)；第2字线(WL)；第2选择栅极线(SGD)；及第2位线(BL)，连接于第2半导体。第1字线与第2字线电连接。第1选择栅极线与第2选择栅极线未电连接。
- 半导体存储装置
- [发明专利]半导体存储装置-CN202080096882.X在审
-
中塚圭祐
-
铠侠股份有限公司
-
2020-03-12
-
2022-09-30
-
H01L27/11582
- 实施方式的半导体存储装置包含第1到第9导电体层、第1及第2绝缘部件、及第1到第4导柱。第1绝缘部件沿第1方向设置，具有设置于第2及第6导电体层之间的部分与设置于第3及第7导电体层之间的部分。第2绝缘部件在第1绝缘部件的上方沿第1方向设置，具有设置于第4及第8导电体层之间的部分、与设置于第5及第9导电体层之间的部分。第1及第2导柱分别与第2、第3、第6、及第7导电体层接触，隔着第1绝缘部件设置于第3方向。第3及第4导柱分别与第4、第5、第8、及第9导电体层接触，隔着第2绝缘部件设置于第3方向。包含第2导电体层与第6导电体层的剖面中的第1导柱与第2导柱在第3方向上的间隔窄于包含第3导电体层与第7导电体层的剖面中的第1导柱与第2导柱在第3方向上的间隔。包含第4导电体层与第8导电体层的剖面中的第3导柱与第4导柱在第3方向上的间隔宽于包含第5导电体层与第9导电体层的剖面中的第3导柱与第4导柱在第3方向上的间隔。
- 半导体存储装置
- [发明专利]半导体存储装置-CN202080096932.4在审
-
中塚圭祐
-
铠侠股份有限公司
-
2020-03-23
-
2022-09-30
-
H01L27/11582
- 实施方式的半导体存储装置包含衬底、第1导电体层、多个第2导电体层、第1半导体层、导柱及接点。第1导电体层为衬底上方的第1层，具有于第1方向延伸设置的部分。多个第2导电体层为第1层更上层，且相互分开设置于第2方向。第1半导体层为多个第2导电体层更上层，且具有沿第3方向与第1方向扩展设置的部分。导柱沿第2方向延伸设置，具有将多个第2导电体层与第1半导体层贯通设置的部分。接点将导柱与第1导电体层之间电连接。导柱包含：第2半导体层，于第2方向延伸设置；第1绝缘体层，至少设置于第2半导体层与多个第2导电体层之间；及第3半导体层，设置于第2半导体层与第1半导体层之间，且与第2半导体层及第1半导体层中的每个接触。
- 半导体存储装置
|
