“H03M13/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果511个，建议您升级VIP下载更多相关专利

[发明专利]针对错误校正码的误校正检测-CN201480030003.8有效
发明人：马库斯·马罗;詹森·贝罗拉多;吴征;纳威恩·库玛 -专利权人：爱思开海力士有限公司
申请日： 2014-04-30 - 公布日： 2019-05-28 - 主分类号： H03M13/00 文献下载
摘要：公开一种针对错误校正码的使用位可靠度的误校正检测，该误校正检测包括：接收与多个读取值中的各个读取值相对应的多个可靠度；接收与多个读取值中的一个或更多个读取值相对应的一个或更多个建议校正；以及至少部分地基于多个可靠度中的与多个读取值中的一个或更多个读取值相对应的一个或更多个可靠度来确定误校正度量。
针对错误校正检测

[发明专利]译码设备、方法及信号传输系统-CN201580081494.3有效
发明人：曾雁星;沈建强;毛瑜锋;福索里耶·马克 -专利权人：华为技术有限公司
申请日： 2015-12-14 - 公布日： 2019-05-28 - 主分类号： H03M13/00 文献下载
摘要：本发明实施例公开了一种译码设备，该译码设备通过对LDPC码的码字的更新过程中出现的更新后码元的取值超出码元的量化范围的情况进行处理，有选择的放弃了更新后码元超出码元的量化范围的情况下的更新，避免了译码设备对于超出码元的量化范围的更新后的码字的直接量化，提升了译码设备的译码过程中的纠错能力。
译码设备方法信号传输系统

[发明专利]用于乘积码的组合纠错和擦除解码的系统和方法-CN201480044152.X有效
发明人： R·D·西德哲扬;R·A·哈钦斯;T·米特尔霍尔泽;田中启介 -专利权人：国际商业机器公司
申请日： 2014-07-28 - 公布日： 2019-05-17 - 主分类号： H03M13/00 文献下载
摘要：在一个实施例中，用于乘积码的组合纠错和擦除解码的系统包括处理器以及与所述处理器集成和/或可由所述处理器执行的逻辑，所述逻辑配置成：接收捕获的数据，为捕获的数据生成擦除旗标并将所述擦除旗标提供给C2解码器，将停止参数设定成等于用于对所述捕获的数据进行编码的码字交织中的C1码字的长度，以及在迭代过程中，选择性地执行后面跟随着纠错或擦除C2解码的纠错或擦除C1解码，直到解码成功或不成功。在另外的实施例中，一种方法和/或计算机程序产品可用于乘积码的组合纠错和擦除解码。
用于乘积组合纠错擦除解码

[发明专利]用于将校验不规则非系统IRA码编码和解码的系统和方法-CN201380071395.8有效
发明人：布拉尼米尔·R·沃伊契奇;斯蒂利亚诺斯·帕帕哈拉拉伯斯 -专利权人： LN2DB有限责任公司
申请日： 2013-12-03 - 公布日： 2019-04-19 - 主分类号： H03M13/00 文献下载
摘要：本发明涉及用于在其中期望容量实现编码的任何通信或电子系统中，将消息的校验不规则非系统IRA码编码和解码的系统和方法。根据这些系统和方法，采用了改善的IRA编码策略，包括采用不规则且展现低错误平层的容量接近非系统IRA码的IRA编码策略。这些非系统IRA码在其中可由于信道损害引起达一半的编码位损失，和/或其中期望互补编码位经由两个或更多通信子信道传输的情境中是特别有利的。编码器包括信息位重复器和编码器、一个或多个交织器、校验节点组合器、校验节点旁路和累加器。解码器包括去映射器、一个或多个校验节点处理器、累加器解码器、位解码器，以及一个或多个交织器/去交织器。
用于校验不规则系统 ira 编码解码方法

[发明专利]一种72比特状态信息大数据溯源系统可纠错编解码方法-CN201610512655.6有效
发明人：邵俊 -专利权人：江苏鼎昌科技有限公司
申请日： 2016-06-30 - 公布日： 2019-04-16 - 主分类号： H03M13/00 文献下载
摘要：本发明公开了一种72比特状态信息大数据溯源系统可纠错编解码方法，该可纠错编解码方法通过对最多一千万个身份信息码进行编码，并通过加入冗余额外校验码，在读码时译码程序可自动对矩阵码纠错，成功应对残缺的矩阵码图案，确保提取出正确的身份信息代码。本发明的可纠错编解码方法能够对流通过程中残损的箱体精确恢复出身份信息代码，并通过检索数据库查询相关货物的物流信息以进行核对，解决流货问题；在任意破坏一半矩阵码后还可精确恢复商品货物的身份信息代码，若破坏超过一半时也有一定几率恢复身份信息码，通过关联数据库可以迅速查询商品的物流信息，构成了商品溯源系统的重要一环；成本低廉且纠错能力强，适用于大销量、薄利润的快消商品市场。
一种 72 比特状态信息数据溯源系统纠错解码方法

[发明专利]降级极化解码-CN201780045580.8在审
发明人：史无限;葛屹群 -专利权人：华为技术有限公司
申请日： 2017-08-04 - 公布日： 2019-04-02 - 主分类号： H03M13/00 文献下载
摘要：在降级极化解码中，使用少于log₂N的对数似然比(Log Likelihood Ratio，LLR)级来解码基于极化码的N比特码字的接收的字。解码使用降级解码配置。在一个实施例中，这样的配置包括至少一个高阶LLR级，其中，节点实现基于低阶极化码内核的组合的函数。
解码极化降级对数似然比低阶高阶码字内核配置

[发明专利]基于FPGA和DSP平台的信号解码单元及其实现方法-CN201510622295.0有效
发明人：任娟;曾武;吴楚楚 -专利权人：中国船舶重工集团公司第七二六研究所
申请日： 2015-09-25 - 公布日： 2019-01-25 - 主分类号： H03M13/00 文献下载
摘要：本发明提供了一种基于FPGA和DSP平台的信号解码单元及其实现方法，包括：信号解码板卡、FPGA模块、PCI接口芯片、DSP模块、光通信模块，所述FPGA模块、PCI接口芯片、DSP模块、光模块设置在信号解码板卡上，其中FPGA模块通过总线与PCI接口芯片、DSP模块相连，PCI接口芯片通过PCI总线连接至显控台，DSP模块通过LINK口连接至外部的信号处理板，所述FPGA模块通过光通信模块接收和发送光信号。本发明中的方法采用的系统结构简单，采用大规模集成芯片，多通道处理，简化了系统设计，且具有传输距离远、抗干扰能力强、存储资源耗费少、数据格式转换稳定可靠、传输速率高等优点。
信号解码单元光通信模块信号解码板卡大规模集成芯片数据格式转换抗干扰能力信号处理板传输距离存储资源系统结构系统设计多通道光模块总线发送传输外部

[发明专利]一种译码电路-CN201710487500.6在审
发明人：杨桂凤 -专利权人：杨桂凤
申请日： 2017-06-23 - 公布日： 2019-01-01 - 主分类号： H03M13/00 文献下载
摘要：本发明公开了一种译码电路，包括：第一非门、第一与非门、第二与非门、第三与非门和第四与非门；第一非门分别与第二与非门和第四与非门相连，第一与非门分别与第三与非门和第二与非门相连，第三与非门分别与第一与非门和第四与非门相连。本发明的有益效果为：电路结构简单，成本较低，所用电子元器件较少。
与非门译码电路非门电子元器件电路结构

[发明专利]极化Polar码的编译码方法及装置-CN201680085093.X在审
发明人：余荣道 -专利权人：华为技术有限公司
申请日： 2016-04-29 - 公布日： 2018-12-21 - 主分类号： H03M13/00 文献下载
摘要：本发明实施例公开了一种极化Polar码的编译码方法及装置，其中的译码方法可包括：接收端接收发射端发送的极化Polar码和指示所述极化Polar码长度为N的指示信息；根据接收所述极化Polar码的信噪比SNR和所述极化Polar码的码长N，确定所述极化Polar码的幸存路径数L，所述L为正整数；按照所述幸存路径数L对所述极化Polar码进行串行抵消列表SCL译码，得到L条幸存路径，并对所述L条幸存路径中的至少一条进行校验，以获取所述极化Polar码的译码结果。采用本发明可以解决现有技术中Polar码译码的幸存路径数L固定不变而导致的译码复杂度较大的缺陷。
极化幸存路径译码编译码译码复杂度译码结果指示信息发射端接收端信噪比正整数校验码长抵消发送

[发明专利]支持连续干扰消除(SIC)的前向纠错(FEC)-CN201480012127.3有效
发明人：亚伦·卡拉德;默罕默德哈迪·巴里 -专利权人：华为技术有限公司
申请日： 2014-03-05 - 公布日： 2018-12-14 - 主分类号： H03M13/00 文献下载
摘要：本发明公开了对于连续干扰消除(SIC)解调有益的生成可独立解码的资源块的前向纠错(FEC)技术。一种用于生成可独立解码的资源块的FEC技术包括将可局部解码的FEC码块映射至特定的资源块，使得所述FEC码块的基本所有比特均被携带在单一资源块内。所述可局部解码的FEC码块可以从不同的FEC编码模块或从公共FEC编码模块生成。另一种用于生成可独立解码的资源块的技术包括将信息比特流编码成具有高比例的内向对等奇偶校验比特的低密度奇偶校验(LDPC)码块。这些高比例的内向对等奇偶校验比特允许将每一个LDPC码块的大部分从其它LDPC码块所携带的信息中独立地解码出来。
资源块独立解码连续干扰消除局部解码奇偶校验前向纠错低密度奇偶校验信息比特流解码单一资源携带映射解调码块

[发明专利]G网转无线数字通信中继设备-CN201810871125.X在审
发明人：傅金海 -专利权人：西安安源智造机电设备有限公司
申请日： 2018-08-02 - 公布日： 2018-12-11 - 主分类号： H03M13/00 文献下载
摘要：本发明公开了G网转无线数字通信中继设备，包括信号接收器、编码器、加密模块、转换模块和发送模块，信号接收器接收G网数据，还包括设置有分码器，所述分码器将信号接收器中接收的数据进行分段，分为长码段、短码段、控制码段，所述长码段、短码短将接收数据中的通讯数据进行拆分，所述长码段采用LDPC码进行编码，码率超过50kbbit/S时，超过部分通过长码段进行编码，未超过部分采用短码段进行编码，所述短码段采用polar码进行编码，所述控制码段在长码段和短码段编码完成后，进行控制码编码，并将完成编码后的数据发送至编码器进行前序编码。
长码短码信号接收器控制码无线数字通信中继设备编码器分码器编码完成发送模块加密模块接收数据前序编码数据发送通讯数据转换模块码率分段

[发明专利]初级检验节点处理的方法和系统-CN201280071915.0有效
发明人： Z.S.郭 -专利权人：英特尔公司
申请日： 2012-03-28 - 公布日： 2018-11-13 - 主分类号： H03M13/00 文献下载
摘要：本发明公开的实施例描述用于以节省计算资源的方式处理与迭代解码器关联的初级检验节点的装置、设备、方法、计算机可读介质和系统配置。在多种实施例中，可以接收m个元组的第一和第二集合，例如作为初级检验节点的输入。每个元组可以包括符号和该符号为正确的概率，以及可以按其相应概率将m个元组的第一和第二集合排序。在多种实施例中，可以计算m个元组的第一和第二集合的少于全部的组合用于考虑作为初级检验节点的输出，并且可以从作为输出的考虑中去除一些计算的组合。在多种实施例中，初级检验节点可以输出具有最高概率的m个输出元组的集合。可描述和/或要求保护其它实施例。
处理解码器初级检验节点

[发明专利]一种层次格网的编码方法及装置-CN201711472889.3在审
发明人：贲进;王蕊;杜灵瑀;周建彬 -专利权人：中国人民解放军战略支援部队信息工程大学
申请日： 2017-12-29 - 公布日： 2018-09-21 - 主分类号： H03M13/00 文献下载
摘要：本申请涉及空间信息技术领域，尤其涉及一种层次格网的编码方法及装置，用以优化现有技术中空间数据处理复杂的问题。该方法包括：建立第1层格点，包括1个中心格点和6个顶点；以每一个当前格点为中心选取3个第n层顶点，当前格点与第n层顶点共同构成第n层格点，基于第n层格点得到六边形格点四叉树HLQT层次结构，建立与第n层格点一一对应的格网单元，构成六边形格网结构，并对第n层格点进行编码。本申请提供的技术方案简化了格网单元的编码及运算过程，能实现良好的空间数据表达，具有较强的空间联系性及空间扩展性，且每个格网编码与格网单元一一对应，在递归剖分的过程中不会出现不完整的格网单元，由此降低空间数据处理复杂度。
格点格网单元格网空间数据处理空间信息技术六边形格点层次结构空间联系空间数据六边形格运算过程中心格点扩展性数据处理复杂度四叉树网结构中空间递归申请优化

[发明专利]用于级联编码系统的先进迭代解码和信道估计的系统和方法-CN201380071780.2有效
发明人：布拉尼米尔·R·沃伊契奇;法纳兹·沙耶 -专利权人：数字无线功率有限公司
申请日： 2013-12-03 - 公布日： 2018-06-12 - 主分类号： H03M13/00 文献下载
摘要：本发明提供了用于解码分组码和级联码的系统和方法。这些系统和方法包括基于置信度传播算法的先进迭代解码技术，其中当其应用于具有较高密度奇偶校验矩阵的代码时尤为有利。在置信度传播的迭代期间，可以计算变量‑校验消息。根据一些实施方式，可以基于变量‑校验消息的集合中的最小绝对值计算缩放因子，且可以使用所述缩放因子来缩放所述置信度传播期间传递的所述消息。根据其它实施方式，可以比较且使用所述变量‑校验消息的正号或负号以生成经修改的变量‑校验消息。根据其它实施方式，可以生成且使用稀疏奇偶校验矩阵以依软输入软输出消息传递产生更新的对数似然比。这些和其它改善增强了H/M/LDPC码的解码，所述H/M/LDPC码包括HD无线电系统中可以使用的里德所罗门码(Reed‑Solomon code)。
校验奇偶校验矩阵解码迭代解码缩放因子置信度置信度传播算法里德所罗门码对数似然比绝对值计算无线电系统级联编码消息传递信道估计分组码级联码软输出迭代缩放稀疏传播集合传递更新应用

[发明专利]低速BPSK信号的同步解码器-CN201310250200.8有效
发明人：王吉健 -专利权人：上海华虹集成电路有限责任公司
申请日： 2013-06-21 - 公布日： 2018-04-27 - 主分类号： H03M13/00 文献下载
摘要：本发明公开了一种低速BPSK信号的同步解码器，包括一二相相移键控BPSK信号电平长度计数器，用于计二相相移键控BPSK信号电平长度，检测第一个相位上的180度突变，产生并输出相位跳变标志信号；一数据编码周期计数器，与所述二相相移键控BPSK信号电平长度计数器相连接，按数据编码周期计数，输出计数值；一数据解码电路，与所述数据编码周期计数器相连接，根据该数据编码周期计数器输出的计数值，在数据解码周期内的一个固定时间，采样接收的二相相移键控BPSK信号的相位，并利用该相位信息进行解码。本发明在对抗相位转换时，能改善模拟电路产生的波形畸变。
低速 bpsk 信号同步解码器