“H01F17/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1214个，建议您升级VIP下载更多相关专利

[发明专利]印刷布线板及印刷布线板的制造方法-CN202280007609.4在审
发明人：冈良雄;新田耕司;酒井将一郎 -专利权人：住友电气工业株式会社;住友电工印刷电路株式会社
申请日： 2022-06-07 - 公布日： 2023-07-25 - 主分类号： H01F17/00 文献下载
摘要：一种印刷布线板，具备：基膜，具有第一面和作为第一面的相对面的第二面；第一导电图案，位于第一面上；以及第一绝缘层，以覆盖第一导电图案的方式位于第一面上。在第一绝缘层中存在有多个第一空隙。
印刷布线制造方法

[发明专利]一种叠层电感的内电极、其制备方法及叠层电感-CN202110628997.5有效
发明人：朱权;於扬栋;刘赣 -专利权人：横店集团东磁股份有限公司
申请日： 2021-06-02 - 公布日： 2023-07-25 - 主分类号： H01F17/00 文献下载
摘要：本发明提供了一种叠层电感的内电极、其制备方法及叠层电感，所述的内电极包括至少一层金属层以及至少一层通孔层，所述的金属层和通孔层交替层叠设置；所述的金属层为线型的连续凹凸结构，所述的通孔层包括至少一个通孔柱。本发明提供了一种叠层电感的内电极，通过改变电感器的结构设计，提高电感Q值的叠层片式电感器。
一种电感电极制备方法

[发明专利]线圈部件及其制造方法-CN202180066834.0在审
发明人：铃木将典;高桥延也;本桥睿;藤井直明;米山将基;西川朋永 -专利权人： TDK株式会社
申请日： 2021-09-07 - 公布日： 2023-07-21 - 主分类号： H01F17/00 文献下载
摘要：本公开提供了一种线圈部件，具有将螺旋状的线圈图案层叠的结构，可以防止线圈图案的变形。线圈部件(1)具备：层间绝缘膜(51)～(55)；线圈部(C)，具有线圈图案(CP1)～(CP4)沿轴向交替层叠的结构；以及磁性元件主体(M1)～(M4)，将线圈部(C)埋入。位于磁性元件主体(M1)和线圈图案(CP4)的最内周匝之间的层间绝缘膜(55)的径向上的宽度(L41)比位于磁性元件主体(M1)和线圈图案(CP1)～(CP3)的最内周匝之间的层间绝缘膜(52)～(54)的径向上的宽度(L11)、(L21)、(L31)更宽，其中，磁性元件主体(M1)位于线圈部(C)的内径区域。这样，由于层间绝缘膜(55)的宽度在最内周侧被扩大，因此当将磁性元件主体(M1)埋入到线圈部(C)的内径区域时，可以缓和施加于线圈图案(CP4)的最内周匝的压力。
线圈部件及其制造方法

[发明专利]线圈部件-CN202110125399.6有效
发明人：今田胜久;滨野守裕;平木亮;沟端亮二 -专利权人：株式会社村田制作所
申请日： 2021-01-29 - 公布日： 2023-07-21 - 主分类号： H01F17/00 文献下载
摘要：本发明提供能够减少烧制时的绝缘体部与导体部之间的收缩率之差且可靠性高的层叠线圈部件。层叠线圈部件包括：绝缘体部；线圈，其埋设于上述绝缘体部，由多个线圈导体层电连接而成；以及外部电极，其设置于上述绝缘体部的表面，并与上述线圈电连接，在上述层叠线圈部件中，在层叠方向上邻接的上述线圈导体层通过贯通孔导体和连接导体连接，上述连接导体的空隙面积率小于上述线圈导体层的空隙面积率。
线圈部件

[发明专利]电子组件及电子组件模块-CN201880066828.3有效
发明人：田中岳利;长田光生;有村昌彦 -专利权人：罗姆股份有限公司
申请日： 2018-10-15 - 公布日： 2023-07-21 - 主分类号： H01F17/00 文献下载
摘要：本发明提供一种电子组件，其包括：绝缘层；低电压导体图案，其形成于上述绝缘层内；高电压导体图案，其以与上述低电压导体图案在上下方向上对置的方式形成于上述绝缘层内；以及导电性的耐压保持构造，其以俯视下伸出到比上述低电压导体图案靠外侧的方式在上述绝缘层内沿着上述高电压导体图案形成。
电子组件模块

[发明专利]薄膜电感及其制造方法-CN202110415710.0有效
发明人：金怡君;邱明杰 -专利权人：奇力新电子股份有限公司
申请日： 2021-04-19 - 公布日： 2023-07-18 - 主分类号： H01F17/00 文献下载
摘要：本发明公开一种薄膜电感及其制造方法。薄膜电感包括线圈组件、第一导磁层、第二导磁层及导磁芯。线圈组件包括基板、设置在基板的第一表面的第一导电线路及设置在基板的第二表面的第二导电线路。第一导电线路与第二导电线路分别嵌埋在第一导磁层与第二导磁层中。第一导磁层的一部分填入第一导电线路的相邻任两圈线路之间的间隙，且第二导磁层的一部分填入第二导电线路的相邻任两圈线路之间的间隙。导磁芯设置在第一导磁层与第二导磁层之间，且导磁芯位于基板的一贯孔中。第一导电线路及第二导电线路设置在基板上且围绕贯孔。第一导磁层、第二导磁层与导磁芯中至少两者的组成相异。借此，提升薄膜电感的工艺效率并改善薄膜电感的特性与质量。
薄膜电感及其制造方法

[发明专利]集成在衬底中的垂直电感器-CN201980012637.3有效
发明人：张舒;D·D·金姆;淦辰乾;B·具;B·内亚蒂 -专利权人：高通股份有限公司
申请日： 2019-02-04 - 公布日： 2023-07-18 - 主分类号： H01F17/00 文献下载
摘要：一些特征涉及衬底、以及被集成到衬底中的第一电感器。第一电感器包括在第一金属层和第二金属层中的多个第一电感器绕组。第二电感器被集成到衬底中。第二电感器包括在第三金属层中的第一螺旋件。第一螺旋件至少部分地被定位在多个第一电感器绕组的内部，其中第二电感器垂直于第一电感器。
集成衬底中的垂直电感器

[发明专利]滤波器装置以及搭载有该滤波器装置的高频前端电路-CN202180067334.9在审
发明人：田中阳 -专利权人：株式会社村田制作所
申请日： 2021-10-21 - 公布日： 2023-07-11 - 主分类号： H01F17/00 文献下载
摘要：本发明的滤波器(100)具备主体(110)和具有不同的通带的滤波器(FLT、FLT2)。在主体(110)中，滤波器(FLT1)的电感器配置于区域(RG1)，滤波器(FLT2)的电感器配置于区域(RG2)。滤波器(FLT1)所包含的电感器是包含设置于主体的平板电极和在主体的法线方向上延伸的导通孔的纵型线圈。在滤波器(FLT2)中，配置在面向区域(RG1)的位置的电感器是以主体(110)的法线方向为卷绕轴的平面线圈。在从主体(110)的法线方向俯视时，从滤波器(FLT1)中的平板电极的延伸方向的中央向与该延伸方向正交的方向描绘的假想线(CL1)不与滤波器(FLT2)的电感器交叉。
滤波器装置以及搭载高频前端电路

[发明专利]电感器组件-CN202210945106.3在审
发明人：朴广一 -专利权人：三星电机株式会社
申请日： 2022-08-08 - 公布日： 2023-07-11 - 主分类号： H01F17/00 文献下载
摘要：本公开提供一种电感器组件，所述电感器组件包括：主体，具有在第一方向上彼此相对的第一表面和第二表面以及连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面；第一导体，设置在所述主体中，并且在所述第一方向上延伸；第二导体，与所述第一导体相邻地设置在所述主体中，并且在所述第一方向上延伸；第一焊盘和第二焊盘，设置在所述主体的所述第三表面上；第一导电过孔，在所述第二方向上延伸，并且连接所述第一导体和所述第一焊盘；以及第二导电过孔，在所述第二方向上延伸，并且连接所述第二导体和所述第二焊盘。所述第二导体被设置为在所述第一方向上相对于所述第一导体偏移。
电感器组件

[发明专利]电感装置、谐振电路-CN202310683605.4在审
发明人：雷永庆;黄寿;高楷渊;王冬春 -专利权人：麦斯塔微电子（深圳）有限公司
申请日： 2023-06-09 - 公布日： 2023-07-07 - 主分类号： H01F17/00 文献下载
摘要：本申请公开了一种电感装置、谐振电路，其中，电感装置设置于谐振电路中，该电感装置包括第一电感和第二电感，第一电感呈双8字型结构，第二电感围绕第一电感设置。上述电感装置相较于现有电感设备可以降低耦合效应的影响，且由此电感装置组成的谐振电路可以降低相位噪声的影响。
电感装置谐振电路

[发明专利]电感部件和电感部件的制造方法-CN202011022005.6有效
发明人：吉冈由雅;山内浩司;金本陆;佐佐木克文 -专利权人：株式会社村田制作所
申请日： 2020-09-25 - 公布日： 2023-07-07 - 主分类号： H01F17/00 文献下载
摘要：本发明提供使制造变高效的电感部件。电感布线(20)配置于绝缘树脂(60)的上表面。在电感布线(20)的上表面连接有第1垂直布线(51)和第2垂直布线(52)。在电感布线(20)的上表面侧配置有第1磁性层(43)。在电感布线(20)的下表面侧配置有第2磁性层(45)。第1磁性层(43)的上下方向的尺寸亦即第1磁性层厚度(TM1)小于第2磁性层(45)的上下方向的尺寸亦即第2磁性层厚度(TM2)。而且，电感布线(20)的上下方向的尺寸亦即电感布线厚度(TI)大于第1垂直布线(51)和第2垂直布线(52)的上下方向的尺寸亦即垂直布线厚度(TV)的0.5倍且不足第1垂直布线(51)和第2垂直布线(52)的上下方向的尺寸亦即垂直布线厚度(TV)的1.5倍。
电感部件制造方法

[发明专利]集成磁芯的自卷曲电感-CN202211698049.X在审
发明人：杨恒张;谢会开;曹英超;丁英涛;严阳阳;单崇书 -专利权人：北京理工大学;北京理工大学重庆微电子研究院
申请日： 2022-12-28 - 公布日： 2023-06-30 - 主分类号： H01F17/00 文献下载
摘要：本发明涉及一种集成磁芯的自卷曲电感，用于提高磁芯填充的良率以及器件制造良率，属于MEMS加工制造领域。本发明的目的是为了优化3D自卷曲功率电感制造工艺，提高磁芯填充良率及器件制造速率，且实现器件全流程制造工艺与MEMS工艺相互兼容，提供一种集成磁芯的自卷曲电感。自卷曲电感包含衬底、磁芯、结构层下层薄膜、结构层上层薄膜、金属走线。其中，结构层下层薄膜，结构层上层薄膜和金属走线自下而上顺序堆叠于衬底上。磁芯沉积在结构层上层薄膜端部。该方案具有磁芯大小形貌可控、与MEMS工艺和IC工艺兼容、低成本、可量产等优势。
集成卷曲电感

[发明专利]层叠线圈部件-CN202211285568.3在审
发明人：奥泽信之;飞田和哉;高久宗裕;光安昭博 -专利权人： TDK株式会社
申请日： 2022-10-20 - 公布日： 2023-06-30 - 主分类号： H01F17/00 文献下载
摘要：层叠线圈部件(1)包括：素体(2)，其包括主面(2d)(安装面)和主面(2c)；配置在素体(2)的主面(2d)上的一对端子电极(3、4)；和配置在素体(2)内的、与一对端子电极(3、4)电连接的线圈(5)，素体(2)在第一配线部(6)与端子电极(3、4)之间包括：至少一层包含填料的素体层(L1、L3、L5、L7、L9、L11)；和至少一层相对介电常数比素体层(L1、L3、L5、L7、L9、L11)低的素体层(L2、L4、L6、L8、L10、L12)。
层叠线圈部件

[实用新型]共模电感器及逆变器-CN202320787138.5有效
发明人：胡志武;董天源;施梁佳;李韩 -专利权人：采埃孚股份公司
申请日： 2023-04-11 - 公布日： 2023-06-30 - 主分类号： H01F17/00 文献下载
摘要：一种共模电感器及逆变器用于改善多个共模扼流圈离散布置空间占用大的情况。共模电感器包括多个共模扼流圈，所述多个共模扼流圈嵌套并同轴，所述多个共模扼流圈具有不同的磁环的厚度、磁导率、和/或输入绕组和输出绕组的匝数，所述多个共模扼流圈的电感量相同，用于将并联的并由公共驱动信号触发的多个功率半导体耦合到驱动信号源。
电感器逆变器

[发明专利]一种柔性电感及其制备方法-CN202210402507.4有效
发明人：徐跃杭;王衍;郑文豪;延波 -专利权人：电子科技大学;钱塘科技创新中心
申请日： 2022-04-18 - 公布日： 2023-06-23 - 主分类号： H01F17/00 文献下载
摘要：本发明属于柔性无源器件领域，具体提供一种柔性电感及其制备方法，用以解决现有柔性无源电感存在工作频段相对较低、应力限度较低、以及难以适合更复杂的应用环境等问题。本发明的柔性电感包括：柔性衬底层、平面螺旋金属层、柔性介质层及金属引线层；其中，采用特定厚度的Parylene‑N薄膜分别作为柔性衬底与柔性介质层，降低介电常数以提升器件的截止频率，提升器件的机械性能；并且匹配平面螺旋金属层于柔性衬底上、金属引线层于柔性介质层上的埋置结构，增强金属与Parylene‑N之间的结合强度，进一步提升器件的机械性能；同时，采用硅片载体剥离方法的制备工艺，使得本发明柔性电感不仅具有良好的电学性能和机械性能，还具有较强的温度稳定性、生物兼容性，拓宽了器件的应用前景。
一种柔性电感及其制备方法