[发明专利]基于多个综合器的定时信号产生方案

说明书

这一美国专利申请要求享受1998年5月13日提交的第60/085321号美国临时申请的优先权。

发明领域

本发明涉及电子系统。具体而言，本发明涉及在电子系统中基于多个综合器产生定时信号的方案。

发明背景

跟普通定时数据传输方案相比，源同步数据传输方案被用来提高数据传输速率。普通的定时数据传输方案中数据传输的发送和接收端采用普通的时钟信号，而在源同步数据传输方案里，在传输数据的同时，发送装置提供一个或者多个选通信号。接收装置利用这一选通信号对进来的数据采样。

为了使数据传输速率最大，选通信号决定的采样点应当在数据周期的中心点。这提供了半个数据周期的建立余量和半个数据周期的保持余量。选通信号可以由发送装置或者接收装置定位到数据周期的中心。需要的是相对于跟选通信号同时传输的数据信号将选通信号定位到中心的方法和装置。

发明简述

下面介绍基于多个综合器的定时信号产生方案。在一个实施方案里，至少部分地在一个系统时钟信号的基础之上，产生一个核心时钟信号。至少部分地在这一核心时钟信号的基础之上，产生一个总线时钟信号。至少部分地在第二个时钟信号的基础之上产生一个选通信号。选通信号对应于第二个时钟信号的交替过渡(alternative transitions)，数据在选通信号不改变状态的交替的第二个时钟信号过渡上输出。

在一个实施方案里，核心时钟信号至少部分地是在系统时钟信号的基础之上产生的。第二个时钟信号也是至少部分地在系统时钟信号的基础之上产生的。选通信号至少部分地是在第二个时钟信号的基础之上产生的。选通信号对应于第二个时钟信号的交替过渡，数据是在选通信号不改变状态的交替的第二个时钟过渡上输出的。

附图简述

本发明用附图来说明，但不是要进行限制，在这些附图中，相似的引用数字指的是相似的单元。

图1是适合用于本发明的计算机系统的一个框图。

图2是适合于本发明的多处理器计算机系统的一个框图。

图3是本发明一个实施方案中基于多个顺序综合器的时钟信号产生方案的一个框图。

图4是图3所示电路产生的时钟信号的波形图。

图5是本发明一个实施方案中有基于多个顺序综合器的时钟产生方案的一个处理器的框图。

图6是本发明一个实施方案中基于多个并行综合器的时钟信号产生方案的一个框图。

发明详述

下面介绍基于多个综合器的定时信号产生方案。在以下描述中，为了进行说明，给出了多个具体的细节，以便全面地理解本发明。但显然，对于本领域里的技术人员而言，可以实现本发明而不需要这些具体细节。在其它情形下，以框图的形式说明结构和装置，以免混淆本发明。

在本说明中“一个实施方案(one embodiment)”或者“一个实施方案(an embodiment)”指的是跟这个实施方案一起介绍的特定的特点、结构或者特性包括在本发明的至少一个实施方案中。在本说明中不同地方出现的短语“在一个实施方案里”不一定全都是指同一个实施方案。

本发明提供一种时钟信号产生方案，该方案允许在高速源同步系统接口中产生精确的数据和选通信号。采用多个锁定环时钟信号综合器来产生多个时钟信号。数据和选通信号是在时钟信号之一的过渡过程中触发的。因为采用了多个锁定环时钟信号综合器来产生时钟信号，所以可以以最佳或者接近最佳的方式对齐数据和选通信号。数据和选通信号对齐程度的提高提高了数据传输速率。

图1是适合于本发明的计算机系统的框图。计算机系统100包括总线101或者其它装置用于传递信息，还包括处理器102，跟总线101连接，用于处理信息。在一个实施方案里，处理器102是来自可以从Santa、Clara、加利福尼亚的英特尔公司获得的英特尔处理器家族的一个处理器；当然也可以使用其它的处理器。

计算机系统100还包括随机存取存储器(RAM)或者其它的动态存储装置104(叫做主存储器)，跟总线101连接，用于储存信息和处理器102要执行的指令。主存储器104也可以在处理器102执行指令的时候，用于储存临时变量或者其它中间信息。计算机系统100还包括只读存储器(ROM)和/或其它静态存储装置106，跟总线101连接，用于储存静态信息和处理器102的指令。数据存储装置107跟总线101连接，用于储存信息和指令。