[发明专利]流水线式快速傅里叶变换处理器

权利要求书

1、一种用最小集成电路芯片面积形成的快速傅里叶变换(FFT)处理器，它用于有效地执行低能耗快速傅里叶变换操作，所述处理器包括：

一个或多个离散傅里叶变换(DFT)模块，它们具有大于4的长度，每个DFT模块均包括一固定系数乘法器电路，它同于执行旋转因子乘法；

其中，由各DFT模块来处理输入数据流，以生成变换后的输出数据序列。

2、如权利要求1的FFT处理器，其特征在于，各DFT模块的长度为8。

3、如权利要求1的FFT处理器，其特征在于，各DFT模块的长度为16。

4、如权利要求1的FFT处理器，其特征在于，各DFT模块中的旋转因子乘法包括非简单乘法和简单乘法，并且，用固定系数乘法器来执行非简单乘法。

5、如权利要求4的FFT处理器，其特征在于，在没有执行无操作、改变符号或变换实和虚分量的乘法器的情况下执行所述简单乘法。

6、如权利要求4的FFT处理器，其特征在于，用相同的固定系数乘法器电路来执行不同的非简单旋转因子值的乘法。

7、如权利要求4的FFT处理器，其特征在于，将至少一个非简单旋转因子分解成两个分量旋转因子，以减少不同非简单旋转因子值的数量。

8、如权利要求4的FFT处理器，其特征在于，用至少两个非简单旋转因子之间的对称关系来减少不同非简单旋转因子值的数量。

9、如权利要求2的FFT处理器，其特征在于，仅用一个固定系数乘法电路来实现各8-点DFT模块中的所有非简单旋转因子乘法。

10、如权利要求9的FFT处理器，其特征在于，所述一个固定系数乘法电路包括实和虚分量乘法器，在第一加法器中将实分量乘法器的输出加至虚分量乘法器的输出，在第二加法器中从虚乘法器输出中减去实乘法器的输出。

11、如权利要求3的FFT处理器，其特征在于，每个16-点DFT模块均用两个固定系数乘法器电路来执行所有的非简单旋转因子乘法。

12、如权利要求11的FFT处理器，其特征在于，每个16-点DFT模块中的两个固定系数乘法器电路均包括：

第一固定系数乘法器电路，它具有实和虚分量乘法器，在第一加法器中将实分量乘法器的输出加至虚分量乘法器的输出，在第二加法器中从虚乘法器输出中减去实乘法器的输出；以及

第二固定系数乘法器电路，它具有实和虚分量变换器，这些变换器对一个旋转因子乘法来说转换至第一状态，对另一个旋转因子乘法来说转换至第二状态。

13、一种用FFT处理器来计算快速傅里叶变换(FFT)的方法，所述处理器是用最小集成电路芯片面积形成的，以便用减少的能耗有效地执行快速傅里叶变换操作，所述方法包括下列步骤：

用多个处理模块来形成上述FFT处理器，每个处理模块均具有大于4的长度，每个处理模块均包括一固定系数乘法器，它用于执行旋转因子乘法；以及

在各个处理模块中处理输入数据流，以生成变换后的输出数据序列。

14、如权利要求13的方法，其特征在于，各处理模块的长度为8。

15、如权利要求13的方法，其特征在于，各处理模块的长度为16。

16、如权利要求13的方法，其特征在于，该方法还包括：

将各处理器模块中的旋转因子乘法分成非简单乘法和简单乘法；以及

用一个或多个固定系数乘法器来执行非简单乘法。

17、如权利要求16的方法，其特征在于，在没有执行无操作、改变符号或转换实与虚分量的乘法器的情况下执行简单旋转因子乘法。

18、如权利要求16的方法，其特征在于，该方法还包括：

在各处理模块中用与各个不同非简单旋转因子值乘法相对应的固定系数乘法器电路来执行不同的非简单旋转因子值的乘法。

19、如权利要求16的方法，其特征在于，该方法还包括：

在各处理模块中用相同的固定系数乘法器电路来执行不同的非简单旋转因子值的乘法。