[发明专利]用于制造半导体器件的接触掩模

说明书

本发明涉及一种制造半导体器件的接触掩模，特别涉及一种能防止由于过腐蚀接触孔中的绝缘层所致的保护环区的光刻胶膜剥落的接触掩模。

通常，半导体器件的制造工艺中，结和导电层之间或导电层之间的连接靠形成于绝缘层中的接触孔实现。另外，在形成接触孔时，保护环沿管芯的边缘形成于绝缘层上。形成保护环为的是防止晶片测试时相邻管芯之间的电作用所致的缺陷。下面将结合图1说明用于形成接触孔的常规接触掩模。

在如图1所示的制造半导体器件的常规接触掩模中，第一保护环图形2形成于如石英等材料制的透明基片1上，掩模9的第一保护环图形2对应于晶片管芯(未示出)的边缘部分。另外，第二保护环图形3形成于第一保护环图形2内，第二保护环图形3与第一保护环图形2之间存在固定的间距。多个设置于第二保护环图形3内的接触图形4形成于基片1上。

下面将结合图2和3说明利用有上述结构的接触掩模形成接触孔的工艺。

图2是说明利用图1所示的接触掩模9进行光刻工艺的情况的一个管芯的局部平面图，图3是沿图2中3-3线所取的剖面图。在形成于硅衬底8上的绝缘层7上形成光刻胶膜5，然后通过利用图1所示接触掩模9的曝光和显影工艺，对光刻胶膜5构图。湿法腐蚀绝缘层7一定深度，然后用已构图的光刻胶膜5作掩模干法腐蚀其余的绝缘层7，在绝缘层7上形成多个接触孔6。同时，在腐蚀期间，腐蚀对应于接触掩模9的第一和第二保护环图形2和3的绝缘层7的外部，于是形成第一保护环g1和第二保护环g2。

在制造高集成度器件时，由于用含大量杂质离子的BPSG膜作绝缘层7，以改善表面的平整度，所以在湿法腐蚀时BPSG制的绝缘层7的腐蚀速率增大。而且，由于湿法腐蚀的各向异性腐蚀特性，构成接触孔6内表面的绝缘层7被过腐蚀，如图3所示。另外，如图1所示，由于与第二保护环图形3相邻的第一保护环图形2穿越整个结构，所以，湿法腐蚀工艺后，形成于第一保护环g1和第二保护环g2之间的绝缘层7上的光刻胶膜5剥落。由于过腐蚀接触孔6中的绝缘层7而剥落的光刻胶膜5埋入邻近的接触孔6中，因而，无法通过以后的干法腐蚀工艺形成结构完整的接触孔，由此导致器件不合格。结果降低了器件的成品率。

因此，本发明的目的是提供一种制造半导体器件的接触掩模，能够通过增大保护环区中的光刻胶膜和绝缘层之间的接触面积解决上述问题。

为了实现上述目的，根据本发明的接触掩模包括：透明基片；形成于基片上的多个保护环小孔图形；形成于保护环小孔图形以内的保护环图形；及形成于保护环图形以内的多个接触图形。保护环小孔图形对应于晶片中管芯的边缘，保护环图形设置成与保护环小孔图形间隔固定的间距。

根据本发明的另一接触掩模包括：透明基片；形成于基片上的多个第一保护环小孔图形；形成于第一保护环小孔图形以内的第二保护环小孔图形；及形成于第二保护环小孔图形以内的多个接触图形。第一保护环小孔图形对应于晶片中管芯的边缘，第二保护环小孔图形与第一保护环小孔图形交错排列。因此，第一保护环小孔图形之间的那部分基片相当于一个第二保护环小孔图形，一个第一保护环小孔图形相当于第二保护环小孔图形之间的那部分基片。

在阅读了结合各附图对实施例的详细说明后，可以理解本发明的其它目的和优点。

图1是常规接触掩模的局部平面图。

图2是说明利用图1所示的接触掩模进行光刻工艺的情况的一个管芯的局部平面图。

图3是沿图2中3-3线所取的剖面图。

图4是根据本发明一个实施例的接触掩模的局部平面图。

图5是说明利用图4所示的接触掩模进行光刻工艺的情况的一个管芯的局部平面图。

图6A是沿图5中6A-6A线所取的剖面图。

图6B是沿图5中6B-6B线所取的剖面图。

图7是根据本发明另一实施例的接触掩模的局部平面图。

图8是说明利用图7所示的接触掩模进行光刻工艺的情况的一个管芯的局部平面图。

图9A是沿图8中9A-9A线所取的剖面图。

图9B是沿图8中9B-9B线所取的剖面图。

下面结合各附图详细说明本发明。