[发明专利]一种盘阵列系统集成方法

说明书

本发明涉及计算机领域，特别适用于一种使用计算机通用板卡和专用高速主、从通讯接口构成计算机外存储系统的系统集成场合。

1987年美国人David Patterson总结以往的成就，首先提出了构造磁盘阵列的理论，并定义了0、1、2、3、4、5等六种阵列结构，以后一些厂商进行了实用化开发，制造和设计了几种盘阵列卡，这些阵列控制卡都是使用专用芯片构成的，它不利于随着计算机科学技术的革命和控制软件版本的更新而更新，限制了自身的使用范围和成本的降低。

针对上述现有技术存在的缺点，本发明的任务是提供一种盘阵列的系统集成方法。

本发明通过以下措施实施。它是一种利用通用的计算机板、卡和专用的高速主、从通讯接口构成盘阵列系统的集成方法，其高速主、从通讯接口2一端与主机1的总线12联接，另一端与从机的总线11联接，总线11上挂接存入基本输入输出系统的只读存储器3，从机中央处理器4、用于存放分块数据的静态随机存取存贮器5、测试监控设备7、用于控制盘阵列工作的路由分配器6、只读光盘10和多个串控制器8，串控制器8一端与总线11联接，另一端串接存贮器设备9。所述路由分配器6由指令译码16、地址转换17、命令排队18、设备驱动19、超高速缓冲存储器(Cache)调度和缓冲存储器(Buffer)预置15构成，指令流13和数据流14经指令译码16和地址转换17，在超高速缓冲存储器(Cache)调度和缓冲存储器(Buffer)预置15的控制下进行排队，经设备驱动19形成设备驱动命令，由设备总线20输出。所述的高速主、从通讯接口2，由双口随机存储器(RAM)31、32、33、通用逻辑阵列集成电路(GAL)34、主机地址译码器30、从机数据缓冲器35和从机地址译码器36构成，主机数据缓冲器29一端与主机总线21、22、23联接，另一端与双口随机存储器31联接，主机地址译码器30一端与主机总线23的低位地址联接，另一端与双口随机存储器31、32、33联接，主机数据缓冲器和主机地址译码器的选中由主机总线的高位地址线25、26、27、28、经通用逻辑阵列集成电路34实现，从机数据缓冲器35一端与双口随机存储器31联接，另一端与从机总线42、43联接，从机地址译码器36的一端与双口随机存储器31联接，另一端与从机总线的低位地址37联接，从机数据缓冲器35和从机地址译码器36的选中由从机总线的高位地址线38、39、40、41经通用逻辑阵列集成电路34完成。

本发明的优点为：(1)采用通用计算机板卡，通过总线与设备串连接，由路由分配器实现调度。除路由分配器外，可以使用多种通用板卡以利于吸收计算机新技术成果，达到提高品质性能和降低成本的目的；(2)系统功能可以随意扩展，不受专用器件的限制；(3)可以挂接磁盘驱动器或光盘驱动器或多种存储设备的组合；(4)系统规模和系统结构柔性可变，有利于形成适合不同用户要求的系列产品；(5)主、从通讯接口采用非标准高速双端口随机存储器及通讯协议实现，具有极高的数据传输速度。

附图说明如下：

附图1：系统集成原理图；

附图2：路由分配器；

附图3：高度主、从通讯接口。