[发明专利]一种盘阵列系统集成方法无效

专利信息
申请号: 96104467.5 申请日: 1996-05-03
公开(公告)号: CN1060872C 公开(公告)日: 2001-01-17
发明(设计)人: 张江陵;金海;周功业;张威;赵跃龙;周欣荣;冯丹;姚荻;汪振华;郭海宇 申请(专利权)人: 华中理工大学
主分类号: G06F15/16 分类号: G06F15/16
代理公司: 华中理工大学专利事务所 代理人: 杨为国
地址: 430074 湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 阵列 系统集成 方法
【权利要求书】:

1.一种利用通用计算机板,卡和专用的高速主、从通讯接口构成盘阵列系统的集成方法,其特征在于,高速主、从通讯接口(2)一端与主机(1)的总线(12)联接,另一端与从机的总线(11)联接,总线(11)上挂接存放基本输入输出系统的只读存储器(3),从机中央处理器(4)、用于存放分块数据的静态随机存取存贮器(5)、测试监控设备(7)、用于控制盘阵列工作的路由分配器(6)、只读光盘(10)和多个串控制器(8),串控制器(8)一端与总线(11)联接,另一端串接存贮器设备(9)。

2.根据权利要求1所述的集成方法,其特征在于,所说的路由分配器(6)由指令译码(16)、地址转换(17)、命令排队(18)、设备驱动(19)、超高速缓冲存储器调度及缓冲存储器的预置(15)构成,指令流(13)和数据流(14)经指令译码(16)和地址转换(17),在超高速缓冲存储器调度和缓冲存储器预置(15)的控制下进行排队,经设备驱动(19)形成设备驱动命令,由设备总线(20)输出。

3.根据权利要求1所述的集成方法,其特征在于,所说的高速主、从通讯接口(2),由双口随机存储器(31)、(32)、(33)、通用逻辑阵列集成电路(34)、主机地址译码器(30)、从机数据缓冲器(35)和从机地址译码器(36)构成,主机数据缓冲器(29)一端与主机总线(21)、(22)、(23)联接,另一端与双口随机存储器(31)联接,主机地址译码器(30)一端与主机总线(23)的低位地址联接,另一端与双口随机存储器(31)联接,主机数据缓冲器和主机地址译码器的选中由主机总线的高位地址线(25)、(26)、(27)、(28)、经通用逻辑阵列集成电路(34)实现,从机数据缓冲器(35)一端与双口随机存储器(31)联接,另一端与从机总线(42)、(43)联接,从机地址译码器(36)的一端与双口随机存储器(31)联接,另一端与从机总线的低位地址(37)联接,从机数据缓冲器(35)和从机地址译码器(36)的选中由从机总线的高位地址线(38)、(39)、(40)、(41)经通用逻辑阵列集成电路(34)完成。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中理工大学,未经华中理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/96104467.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top