[发明专利]具有改进的分级电源线结构的半导体存储装置

说明书

本发明涉及一种半导体装置，特别涉及用以降低包括由CMOS晶体管(互补绝缘栅型场效应晶体管)构成的逻辑门电路的半导体装置的电流损耗的结构。尤其是本发明涉及用以降低半导体存储装置例如DRAM(动态随机存取存储器)的子阈值电流的结构。下面说明背景技术。

CMOS电路公知是具有相当低的功耗的半导体电路。

图24是表示CMOS变换器结构的图。在图24中，CMOS变换器包括连接在接有一工作电源电压Vcc的电源节点900和输出接点之间。其栅极接收输入信号IN的p-沟道MOS晶体管(绝缘栅型场效应晶体管)PT和连接在另一接有另一工作电源电压Vss(通常是地电位)的电源节点902和输出节点901之间，其栅极接收输入信号IN的N-沟道MOS晶体管NT。负载电容器C连接在输出节点901上。当输入信号IN为低电平时，p-沟道MOS晶体管PT导通，n-沟道MOS晶体管NT截止，负载电容器C经p-沟道MOS晶体管PT充电，输出信号OUT达到电源电压Vcc的电平。当负载电容器C完成充电时，由于源极和漏极达到同样电位，p-沟道晶体管PT截止。因此，在这种状态下无电流流通，功耗可忽略。

当输入信号IN为高电平时，p-沟道MOS晶体管PT截止，n-沟道MOS晶体管NT导通，负载电容器C经n-沟道MOS晶体管NT放电，输出节点901上的电位变成另一电源电位Vss的电平。当放电结束时，由于其源极和漏极达到同样电位，n-沟道MOS晶体管NT截止。因此，在这种状态下功耗也能忽略。

流过MOS晶体管的漏极电流IL用MOS晶体管的栅-源电压的函数表示。如果栅-源电压的绝对值大于MOS晶体管阈电压的绝对值，将流过大的漏极电流。即使栅-源电压的绝对值等于或小于阈电压的绝缘值，漏极电流也不完全为0。在这种电压范围流过的漏极电流称之为子阈值电流，并与栅-源电压的指数成正比。

图25示出n-沟道MOS晶体管的子阈值电流的特性。在图25中，横坐标表示栅-源电压VGS，纵坐标表示漏极电流IL的对数值。在图25中，在曲线I和II的直线区的电源IL是子阈值电流。该阈电压定义为栅-源电压，它使在子阈值电流范围内流过规定的电流。例如，使在具有10μm的栅宽度(沟道宽点)的MOS晶体管中流过10mA漏极电流的栅-源电压定义为阈电压。在图25中示出与规定电流Io相应的阈电压VT0和VT1。

随着MOS晶体管的小型化，电源电压Vcc也按照换算比例降低。因而MOS晶体管的阈值电压Vth的绝对值也必须按换算比例降低以提高性能。例如在图24所示的CMOS变换器中，所加的电源电压是5V，n-沟道MOS晶体管NT的阈电压Vth是1V，当输入信号从0变到1V或更多时，引起大漏极电流，负载电容C开始放电。当例如阈电压Vth保持同样数值，电源电压Vcc降低到3V时，除非输入信号IN成为1V或更大，n-沟道MOS晶体管NT都不能导通，负载电容器C也不能以大电流放电。也就是说，当电源电压Vcc是5V时，负载电容器C在输入信号IN达到其幅度1/5时开始放电，而当电源电压Vcc是3V时，负载电容器C在输入信号IN达到其幅度1/3时开始放电。因此，输入/输出响应特性变坏，不能保证高速工作。因而阈电压Vth的绝对值必须以同样的方法按比例缩小到电源电压。

然而，如图25所示，如果阈电VT1降低到阈电压VT0，则子阈值电流特性从曲线I移到曲线II。在这种情况下，由于高栅电压变成0V(Vss电平)时，子阈值电流从IL1增加到IL0，所以阈电压Vth的绝对值不能以同样方式按比例缩小到电源电压，实现优良的工作特性，特别是高速工作特性变得困难。

一种用以在不使高速特性变坏条件下抑制子阈值电流的结构分别披露在1993 Sumposium on VLSI Circuit Digest ofTechnical Papers，PP.47-48and PP.83-84by Horiuchi et al.and Takaskima。

图26是表示在上述参考文献中由Horiuchi等人披露的电源线结构的图。在图26中，串联连接的几个CMOS变换器f1-fn例示出-CMOS电路。变换器f1-fn中的每一个都有如在图24中所示的同样的结构。