[发明专利]表运算协处理器及其相关器件

说明书

本发明涉及表运算协处理器及其相关器件，即采用硬件方法实现表的各种运算处理。

本人发明的字符串译码编码器，公开号为CN1078052A文件中，提出了对字符串进行译码、编码的器件，为表运算的实现打下了基础。

在字符串译码编码器中尚存在一些不足，如不能对字符串进行修改，不能进行排序操作等，难以满足表运算的需要。

本发明的目的是提供一种表运算协处理器。

本发明是这样实现的，通过I/O控制逻辑实现协处理器与主机之间命令字、状态字的传送；通过协处理器接口控制逻辑实现协处理器控制和主机控制的传送；通过传送控制逻辑实现数据的传送；通过表运算控制逻辑实现对协处理器接口控制逻辑、传送控制逻辑及表运算电路的控制；通过表运算电路实现表的各种运算，包括表的建立(即编码)、表的成员、子表的查找、表的拼接、表的修改(包括替换、删除等)、表的排序及集合运算、索引运算等。

一种字符串编码器，它包括字符串编码单元组，用于对字符串进行编码、译码(即查找)操作；字符输入计数器，用于控制字符串编码单元中字符的输入次序；置数计数器，用于提供当前置数的字符串编码单元；可置数寄存器，用于记录查找到的字符串编码单元，并提供给字符串编码单元组，做为修改、查找子表等操作单元；置数选择器，用于选择置数计数器上的信号或可置数寄存器上的信号。

一种字符串比较单元，它包括确定比较字符电路组，用于对当前输入字符进行置数或与确定字符进行比较，产生相应的比较信息；字符串译码单元，在计数信号的控制下，根据确定比较字符电路组产生的比较信号，对字符串进行译码；字符串比较电路，根据确定比较字符电路组产生的有关比较信号及记忆反馈信号、计数信号产生字符串比较信号。

一种字符串排序单元，它包括数据选择器，用于选择数据总线上的数据或上一字符串排序单元上需移动的数据；字符串比较单元，用于确定字符串及进行字符串的查找、比较操作。

一种字符串排序器，它包括字符串排序单元组，由字符串排序单元并联组成；字符串输入计数器，用于控制字符的输入次序；置数计数器，用于提供当前置数单元信息；可置数寄存器，用于记录需移位、修改、查找子表等操作单元；置数选择器，用于选择置数计数器上的信号或可置数寄存器上的信号。

一种表运算协处理器，它包括I/O控制逻辑，用于协处理器与主机之间进行命令字、状态字的传送控制；命令、状态寄存器，用于寄存命令字、状态字；协处理器接口控制逻辑，用于进行协处理器控制和主机控制的传送；传送控制逻辑，用于数据传送的控制；表运算控制逻辑，根据命令字控制协处理器接口控制逻辑、传送控制逻辑及表运算电路；表运算电路，由字符串译码器或/和字符串编码器或/和字符串排序器组成，完成相应的表运算。

表运算协处理器还包括满处理逻辑，用于表运算协处理器之间的连接。

本发明实现了表运算硬件下的并行处理，提高了表运算的速度。

图1、确定比较字符电路方框图。

图2、字符串编码器方框图。

图3、字符串比较单元方框图。

图4、字符串比较电路逻辑电路图。

图5、字符串排序器方框图。

图6、表运算协处理器方框图。

图1中，给出了清“0”电路，可用于局部字符串的删除；比较字符电路还提供了当前输入字符与确定字符比较大小的信号，用于字符串比较单元、字符串排序单元(或排序器)的需求。

确定比较字符电路组，可由一组确定比较字符电路并联组成；也可由一个确定比较字符电路与一组存储单元组成。由一个确定比较字符电路与一组存储单元组成时，确定字符串的过程是将输入字符依次存入存储单元，比较字符时，将存储单元中的字符依次装入确定比较字符电路中的确定字符寄存器并依次与外部输入字符进行比较，产生有关信号。

圈2中，字符串编码单元组用于对字符串进行编码、译码；字符输入计数器，用于控制字符的输入次序；置数计数器，用于提供当前置数字符串编码单元；可置数寄存器，用于记录查找到的字符串编码单元，并提供给字符串编码单元组，做为控制修改、子表查找等操作单元；置数选择器，用于选择置数计数器上的信号或可置数寄存器上的信号。其中，编码时，选择置数计数器提供的单元；修改、子表查找时，选择可置数寄存器提供信号。