[发明专利]纠错电路

权利要求书

1.一种在预定纠错系统中，用于解码从信息记录介质上读出的数据的纠错电路，该电路包括：

定时再生单元，用于检测数据的前沿或后沿产生定时信号；

数据丢失时间间隔检测器，用于当至少一部分从信息记录介质上读出的数据丢失时，检测数据的丢失；

替代数据发生器，用于接收从所述数据丢失时间间隔检测器输出的判决结果以及根据所述的定时再生单元输出的定时信号接收来自信息记录介质的数据，以及用于当由所述数据丢失时间间隔检测器检测出数据丢失时，在数据丢失时间间隔期间产生包括有“1”或“0”比特的替代数据；

纠错单元，用于在从信息记录介质读出数据中以在所述替代数据发生器获得的替代数据替代数据丢失时间间隔的丢失数据，并随后在预定纠错系统中解码该数据，以产生经校正的数据。

2.按照权利要求1所要求的纠错电路，其中从信息记录介质读出的数据是利用MFM-RZ系统编码的，并且，所述纠错单元以MFM-RZ系统解码该数据。

3.按照权利要求1所要求的纠错电路，其中从信息记录介质读出的数据是以MFM-RZ系统编码和具有272.190高密度差集周期码作为纠错码，并且，所述纠错单元以MFM-RZ系统和272.190高密度差集周期码系统校正该数据。

4.按照权利要求1所要求的纠错电路，其中所述替代数据发生器包括：

272比特丢失标识存储器单元，接收来自所述数据丢失时间间隔检测出的判决结果输出，并且当来自所述数据丢失时间间隔检测器的判决结果代表一个数据丢失时间间隔时，所述272比特丢失标识存储器单元设置一个标识“1”，代表对于该数据丢失时间间隔丢失了现存每个数据比特的数据；还设置一个标识“0”，代表除丢失数据比特以外的而未丢失各数据比特的数据，

272比特数据存储器单元从所述信息记录介质读入数据，存储272比特的数据；和

控制器，实施对来自所述272比特数据存储器单元的数据以及来自所述272比特丢失标识存储器单元的逻辑取和，为数据丢失期间产生一个具有各个“1”比特的替代数据。

5.按照权利要求4所要求的纠错电路，还包括一个出错检查单元，判断所述纠错单元的纠错是成功或失败。

6.按照权利要求1所要求的纠错电路，其中所述替代数据发生器包括：

272比特丢失标识存储器单元，接收从所述数据丢失时间间隔检测器输出的判决结果输出，并且当来自所述数据丢失时间间隔检测器的判决结果代表一个数据丢失时间间隔时，所述272比特丢失标识存储器单元设置一个标识“1”，代表该数据丢失时间间隔丢失现存每个数据比特的数据，并且还设置一个标识“0”，不同于代表除丢失数据比特以外的未丢失各数据比特的数据，

272比特数据存储器单元从所述信息记录介质中读入数据，存储272比特的数据，

第一控制器，实施对来自所述272比特数据存储器单元的数据以及来自所述272比特丢失标识存储器单元的数据的逻辑取和，为该数据丢失时间间隔产生具有“1”比特的替代数据，和

第二控制器，实施对来自所述272比特数据存储器单元的数据以及来自所述272比特丢失标识存储器单元的数据的逻辑取和，为该数据丢失时间间隔产生具有“0”比特的替代数据；和

所述纠错单元包括：

第一纠错单元，用于以在所述第一控制器获得的替代数据替代该数据丢失时间间隔丢失的数据，和

第二纠错单元，用于以在所述第二控制器获得的替代数据替代该数据丢失期间丢失的数据。

7.按照权利要求6所要求的纠错电路，还包括：

第一出错检查单元，判断所述第一纠错器的纠错是否成功或失败；和

第二出错检查单元，判断所述第二纠错器的纠错是否成功或失败。

8.按照权利要求2所要求的纠错电路，其中从信息记录介质读出的数据是以MFM-RZ系统编码和具有272.190高密度差集周期码作为纠错码，并且，所述纠错单元以MFM-RZ系统和272.190高密度差集周期码系统校正该数据。