[发明专利]用于模糊推理机的高性能最大-最小电路

权利要求书

1.一种用于一模糊控制器的电路，包括：

用于产生一地址信号的计数器装置(10)；

用于响应所述地址信号而提供一个第一存贮器输出的第一存贮器装置(31)；

用于响应所述地址信号而提供第二存贮器输出的第二存贮器装置(32)；

用于响应所述地址信号、第一存贮器输出和第二存贮器输出而提供一个第三存贮器输出的第三存贮器装置(33)；和

用于提供最小值和最大值的装置，提供一个或多个最小值，并提供表示所述一个或多个最小值的最大值的最大值，其中每个最小值集合地表示在一给定的时间间隔内由所述第三存贮器装置(33)所提供的一个或多个第三存贮器输出。

2.如权利要求1所述的电路，其中用于提供最小值和最大值的装置包括：

一个用于响应一个第一比较信号而存贮第三缓冲器输出的第一缓冲器(25)，该第一缓冲器(25)具有一个第一缓冲器输出；

一个用于当该第三存贮器输出小于第一存贮器输出时产生第一比较信号的第一比较器(41)；

一个用于根据一个时钟信号而存贮第一缓冲器输出的第二缓冲器(26)，该第二缓冲器(26)具有一个第二缓冲器输出；

一个用于产生一个第二地址信号的地址发生器(60)；

具有一个响应于第二地址信号而产生一个地址输入的，用于根据一个第二比较信号而存贮第二缓冲器输出的第四存贮器(34)，该第四存贮器(34)具有一个第四存贮器输出；和

一个用于当该第四存贮器输出小于第二缓冲器输出时产生第二比较信号的第二比较器(42)。

3.一种用于一模糊控制器的电路，包括：

一个响应于一时钟信号用于产生一地址信号的计数器(10)；

一个具有一响应于该地址信号的地址输入和具有一用于产生第一存贮器信号的输出的第一存贮器(31)，该第一存贮器(31)由输入值来初始化；

一个具有一响应于该地址信号的地址输入和具有一用于产生第二存贮器信号的输出的第二存贮器(32)，该第二存贮器(32)由标号信息P×C项来初始化，这里R是控制规则的一编号，C是通道的一编号；

一个具有一响应于该地址信号、第一存贮器信号和第二存贮器信号的地址输入，并具有一用于产生隶属度信号的输出的第三存贮器(33)；和

产生最小值和最大值的装置，用于由顺序地比较这些隶属度信号而产生最小值，并用于由顺序地比较该最小值而产生最大值。

4.如权利要求3所述的电路，其中第一、第二和第三存贮器每一个具有数据输入，并且该电路进一步包括：

一个连接到第一存贮器(31)的数据输入端用来存贮该地址信号的第三缓冲器(21)；

一个连接到第二存贮器(32)的数据输入端用来存贮该地址信号的第四缓冲器(22)；

一个连接到该第三存贮器(33)的数据输入端用来存贮该地址信号、第一存贮器信号和第二存贮器信号的第五缓冲器(23)；和

一个用于存贮第三存贮器(33)的隶属度信号的第六缓冲器(24)。

5.如权利要求3所述的电路，其中用于产生最小值和最大值的装置包括：

一个响应于第一控制信号(CON1)而存贮第三存贮器(33)的隶属度信号的第一缓冲器(25)；

一个用于当第三存贮器(33)的隶属度信号小于第一缓冲器(25)的隶属度信号时，产生一第一比较信号的第一比较器(41)；

一个用于根据第二控制信号(CON2)而存贮第一缓冲器(25)的隶属度信号的第二缓冲器(26)；

一个用于当第二缓冲器(26)的隶属度信号大于初始存贮的信号时，根据一第三控制信号(CON3)而存贮第二缓冲器(26)的一个隶属度信号的第四存贮器(34)；

一个用于当第四存贮器(34)的隶属度信号小于第二缓冲器(26)的隶属度信号时，产生一个第二比较信号的第二比较器(42)；

用于根据第一比较信号而产生第一控制信号(CON1)、并用于根据时钟信号而产生第二控制信号(CON2)和用于根据第二比较信号而产生第三控制信号(CON3)的控制逻辑装置(50)；和

一个用于指定第四存贮器(34)的地址的地址发生器(60)。

6.如权利要求5所述的电路，其中所述控制逻辑装置(50)在第一控制信号(CON1)被输出n次的情况下产生用来将第一缓冲器(25)的输出值存贮到第四存贮器(34)的第三控制信号(CON3)。