[其他]具有引腿向后兼容性和功能向前可扩性的大规模集成电路微处理机组件

权利要求书

1、一种采用先进技术、用于多个计算机系统中的第一种系统的集成电路微处理机组件，所述组件包括：

若干条外接引腿，包括一些通常不用的引腿；

若干个用来完成各种操作的互相联接的功能部件，所述功能部件中至少有一个具有所述系统中的第二种系统所不具备的功能，每个所述功能部件与每条所述不用的外接引腿相联；

若干个兼容性方式电路，每个与一个所述功能部件、其它的所述部件以及各条所述不用的外接引腿相联。当所述组件装入所述第二种系统时，所述不用的引腿不加联接，所述兼容性电路使一个所述功能部件不起作用，并控制其它所述部件在所述第二种系统中的工作情况与它所替代的组件一样，采用了所述的先进技术，速度较高，性能较强。

2、权项1中的所述组件，当它装在所述第一种系统时，所述第一种系统还包括外接电路，并有选择地与其中一条所述不用的引腿相联，所述的这些兼容性电路控制一个所述功能部件与其它所述部件，使系统具有选定的所述新功能。

3、权项2中的组件，其中有一个所述功能部件是存贮器管理部件，它将虚拟地址转换成物理地址，并根据所述选定的功能来扩展物理地址的空间。

4、权项3中的组件，其中所述存贮器管理部件与各条所述不用的外接引腿相联，用来接收与产生附加的地址码，以根据所述选定的功能来扩展物理地址空间。

5、权项2中的组件，其中其它所述的部件包括与所述兼容性方式电路、一个所述功能部件相联的检错电路，所述检错电路产生输出信号，指示在由所述兼容性电路选择的多组条件之下的非法访问，其工作情况按所述组件所工作的系统与所述选定的功能而定。

6、权项5中的组件，其中每个兼容性方式电路包括：

电源;以及

至少有一对输入端和一个输出端的锁存器，其中一个所述输入端接到其中一条所述不用的外接引腿，并共同接到所述电源，另一个所述输入端用来接收确定非系统时间的第一个时钟信号，所述输出端接到所述检错电路，当装在所述第二种系统时，每个所述锁存器由所述时钟信号将其置于第一种预定状态，使所述检错电路能够响应代表第一组条件的信号产生所述输出信号，当装在所述第一种系统时，其中一个所述锁存器由所述时钟信号有选择地置于第二种预定状态，使所述检错电路根据所述选定的功能，不响应代表第一组条件的信号产生所述输出信号。

7、权项6中的组件，其中所述的一个功能部件包括一个具有与所述检错电路相联的几个扩展级的加法器，以及具有相应个输出电路的部件，每个电路与一条所述不用的外接引腿以及所述检错电路相联，所述输出相当于所述加法器的几个最高位，所述加法器的扩展级联接成能够向检错电路送入进位输出信号，当每个所述锁存器处于所述第一种预定状态时，允许利用其中一个所述最高位与所述进位输出信号产生代表所述第一组条件的出错信号，当所述锁存器处于所述第二种预定状态时，禁止利用所述的一个所述最高位产生代表所述第二组条件的所述出错信号。

8、权项7中的组件，其中每个所述输出电路包括一个三态驱动电路，它与相应的一个所述扩展级以及各个所述不用的外接引腿相联，并且接收确定系统时间的时钟信号，每个所述三态驱动电路受所述第二个时钟信号的控制，在所述系统时间内对应于其中一个所述最高位产生输出地址信号。

9、一种采用先进技术用于新计算机系统的高性能、低成本集成电路组件，所述组件包括：

若干个外接引腿，包括n个不用的引腿;

若干个用来完成各种操作互相联接的功能部件，其中至少有一个所述功能部件具有现有系统所没有的功能，所述的一个功能部件有若干级，将n级相联以提供n种附加的功能，所述的一个功能部件与所述现有系统中其中一条不用的所述外接引腿相联;以及

n个与所述的一个功能部件与其它所述部件相联的兼容性方式电路，当所述组件装在未经改动的其中一个所述现有系统时，所述的n个兼容性方式电路受所述n条不用引腿的状态的控制，使所述一个功能部件中的所述n级电路不起作用，并控制其它的所述部件，象以前装入的组件那样在所述的现有系统中产生同样的响应，并具有所述高性能、低成本的特点。

10、一种用新技术制作集成电路微处理机组件的方法，这种组件有若干种扩展的新功能，可用于新设计的系统，它对于以前为用于不具有所述新功能的第一种计算机系统而设计的集成电路微处理机组件，具有引腿向后兼容性，所述方法包括下列步骤：

提供一组所述以前设计的系统中不用的外接引腿，在利用所述新功能而设计的系统中，可以联接;

提供若干个互相联接用来完成各种操作的功能单元，至少有一个所述的单元设计得使多数部件能够提供所述的各种新功能;

将所述的一个功能单元接到所述一组不用的外接引腿;

将每个兼容性方式电路接到各个所述不用的外接引腿、所述的一个功能单元以及另一个所述功能单元;以及

制作各个所述兼容性方式电路，根据各条所述不用的外接引腿，产生禁止信号，当所述组件装入不经任何改动的所述第一种系统时，封锁所述的各种新功能，并使所述的另一个功能部件产生与用于所述第一种计算机系统的所述早期设计的组件完全相同的响应，并具有通过所述新技术获得的高速度与高性能。