[实用新型]一种时序延时控制电路及终端设备

说明书

本实用新型实施例公开了一种时序延时控制电路及终端设备，终端设备包括一主板，主板上设有上电时序电路、内存电池、处理器和接口电路；时序延时控制电路检测内存电池被拔掉时切换为+3VSB_IO电压对处理器供电，还对接口电路提供的第一控制信号和电压正常信号进行延时，输出第一使能信号、第二使能信号和复位信号；上电时序电路根据第一使能信号输出+5VSB电压，对第二使能信号延时后输出+V3.3AL电压；处理器根据复位信号进行复位。内存电池被拔掉后能自动切换供电，确保了处理器能正常工作，+5VSB电压与+V3.3AL电压不会同时产生，且处理器能在电压上升后再复位，这样在内存电池被拔掉30s后就能正常开机。

技术领域

本实用新型涉及电子技术领域，尤其涉及一种时序延时控制电路及终端设备。

背景技术

内存电池(又名CMOS电池)通常是CR2032锂纽扣电池。一些主板在无EC(嵌入式控制器)控制时序时，内存电池被拔掉后，主板上的上电时序电路会使3V电压(即+V3.3AL电压)和5V电压(即+5VSB)同时升高，对处理器的复位信号出现过早，上电时序错误导致设定时间(如30s)后不能正常开机，因此，现有的上电时序电路不能完全满足design guide(设计指南)的要求。

实用新型内容

针对上述技术问题，本实用新型实施例提供了一种时序延时控制电路及终端设备，以解决现有上电时序电路在内存电池拔掉设定时间后、不能正常开机的问题。

本实用新型实施例提供一种时序延时控制电路，连接内存电池、上电时序电路和处理器，其包括供电选择模块、使能延时模块和复位延时模块；所述供电选择模块连接内存电池和处理器，使能延时模块连接上电时序电路，复位延时模块连接处理器和接口电路；

所述供电选择模块根据内存电池的拔插状态在电池电压供电与+3VSB_IO电压供电之间进行选择切换；

所述使能延时模块用于对输入的第一控制信号进行延时后、输出对应电平的第一使能信号和第二使能信号给上电时序电路；

所述复位延时模块对输入的电压正常信号延时后、与输入的接口复位信号结合产生对应的复位信号来控制处理器的复位状态。

可选地，所述的时序延时控制电路中，所述供电选择模块包括肖特基二极管、二极管、第一电阻、第二电阻、第一电容和第二电容；

所述肖特基二极管的第2脚连接第一电阻的一端，第一电阻的另一端传输+3VSB_IO电压；肖特基二极管的第3脚传输+VCCPRTC_3P3电压、还连接第一电容的一端和二极管的一端；第一电容的另一端和二极管的另一端均接地，肖特基二极管的第1脚连接第二电阻的一端并传输+VBAT电压，第二电阻的另一端连接内存电池的正极并通过第二电容接地。

可选地，所述的时序延时控制电路中，所述使能延时模块包括第一开关管、第二开关管、第三开关管、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻；

所述第一开关管的栅极输入第一控制信号、还通过第三电阻输入+3VSB_IO电压；第一开关管的源极接地；第一开关管的漏极连接第三开关管的漏极、第四电阻的一端和第五电阻的一端；第四电阻的另一端输出第一使能信号，第五电阻的另一端输出第一使能信号，第二开关管的栅极通过第六电阻输入+3VSB_IO电压，第二开关管的源极接地，第二开关管的漏极连接第七电阻的一端和第三开关管的栅极，第七电阻的另一端输入+VDC电压，第三开关管的源极接地，第三开关管的漏极通过第八电阻输入+3VSB_IO电压。

可选地，所述的时序延时控制电路中，所述使能延时模块还包括第九电阻、第十电阻、第三电容和第四电容；

所述第九电阻的一端连接第一开关管的栅极，第九电阻的另一端输入第一控制信号，第十电阻的一端连接第二开关管的漏极和第三开关管的栅极，第三电容的一端连接第二开关管的栅极，第四电容的一端连接第五电阻的另一端；第十电阻的另一端接地。