[发明专利]多通道相参信号生成装置和多通道相参信号源

说明书

本发明属于相参信号源电路技术领域，提供一种多通道相参信号生成装置和多通道相参信号源，该多通道相参信号生成装置包括：时钟板卡；高速时钟缓冲单元，用于将时钟板卡提供的高速时钟信号缓冲为多路时钟信号；触发信号分配单元，用于对触发信号进行信号分配；至少两个时钟分配单元，用于接收多路触发信号和第一时钟信号，输出多路第二时钟信号；FPGA芯片，用于接收第三时钟信号和信号控制命令，得到多路数据流；至少两个数字模拟转换芯片，用于接收多路数据流、对应的时钟信号及其对齐信号，生成多通道相参信号。本发明所述装置能够独立控制各通道相参信号的相位，调相精度高，相噪低，杂散抑制高，且相参信号不易受温度影响，稳定性高。

技术领域

本发明涉及相参信号源电路技术领域，尤其涉及一种多通道相参信号生成装置和多通道相参信号源。

背景技术

多通道的相参信号在相控阵雷达、测向定位雷达或多入多出(MIMO)通信的测试验证等场景中应用广泛，每一路信号的相位和幅度都要受到严格控制。

现有技术在获取多通道相参信号时，通常利用移相器调节多通道时钟信号的相位，由于移相器在校准时容易受到温度变化干扰，导致对时钟信号的相位控制不准确，另外，现有技术采用直接数字频率合成(Direct Digital Synthesis，DDS)技术获取多通道相参信号时，DDS的时钟速率低，导致生成的相参信号频率低，锁相后的输出信号相噪差，杂散高，且相位抖动较大。

发明内容

本发明提供一种多通道相参信号生成装置和多通道相参信号源，用以解决现有技术利用移相器调节信号相参的结果不准确，而利用DDS技术获取的相参信号的相噪差、相位抖动大的缺陷，提高了生成相参信号的稳定性，且多通道相参信号生成装置控制简单，可扩展性强，通过简单的级联可实现通道数的扩展。

本发明提供一种多通道相参信号生成装置，包括：

时钟板卡，用于提供多路高速时钟信号，并在接收到控制器发送同步指令的情况下，输出多路触发信号和多路第一使能信号，高速时钟信号、触发信号和第一使能信号之间的边沿严格对齐；

高速时钟缓冲单元，用于将高速时钟信号缓冲为多路时钟信号，所述多路时钟信号的边沿对齐；

触发信号分配单元，用于对触发信号进行信号分配，所述多路触发信号的边沿对齐，所述多路触发信号的传输引线等长，每路触发信号与对应的时钟信号的相位对齐；

至少两个时钟分配单元，所述至少两个时钟分配单元用于接收所述多路触发信号和第一时钟信号，并输出多路第二时钟信号，所述多路第二时钟信号包括中速时钟信号和低速时钟信号，所述多路第二时钟信号的边沿对齐，每路第二时钟信号与所述第一时钟信号相位对齐，所述高速时钟信号的频率与每路第二时钟信号的频率的比值为整数，所述第一时钟信号为所述多路时钟信号中的至少一项，所述多路触发信号的引线等长；

FPGA芯片，所述FPGA芯片用于接收所述时钟分配单元发送的第三时钟信号和控制器发送的信号控制命令，得到多路数据流，并在多个多通道相参信号生成装置同步工作时，根据所述多路第一使能信号分别对多路数据流进行同步发送；所述第三时钟信号属于所述多路第二时钟信号，所述第三时钟信号包括FPGA芯片的工作时钟、FPGA芯片的高速串行接口的工作时钟信号和高速串行接口的工作时钟信号的对齐信号，所述时钟分配单元与所述FPGA芯片的时钟管脚之间的引线等长，FPGA芯片包括一个或多个；

至少两个数字模拟转换芯片，所述数字模拟转换芯片用于根据所述FPGA芯片通过高速串口发送的所述多路数据流、所述时钟分配单元发送的数字模拟转换芯片的工作时钟的对齐信号和所述高速时钟缓冲单元发送的数字模拟转换芯片的时钟信号，生成多通道相参信号，所述高速时钟缓冲单元与所述至少两个数字模拟转换芯片的时钟管脚之间的引线等长，所述时钟分配单元与所述至少两个数字模拟转换芯片的工作时钟对齐管脚之间的引线等长；FPGA芯片到数字模拟转换芯片之间的高速数据传输引线严格等长。