[发明专利]基于LVDS串行总线的有源相控阵天线波束控制电路

说明书

本发明提供一种基于LVDS串行总线的有源相控阵天线波束控制电路，包括：设置在波束控制单元中的主控处理器FPGA；以及集成在T/R组件中的LVDS串并转换电路和T/R通道控制电路；所述主控处理器FPGA和T/R通道控制电路均与LVDS串并转换电路连接；所述T/R通道控制电路与T/R组件中的各个T/R通道连接。本发明的传输方式更加稳定可靠，可有效减少离散控制线数量，从而使阵列分机的成本更优、功耗更低、体积更小、电磁兼容性更优。

技术领域

本发明涉及有源相控阵天线阵列控制领域，具体而言，涉及一种基于LVDS串行总线的有源相控阵天线波束控制电路。

背景技术

近10年来，随着集成电路技术的快速发展，国内外有源相控阵天线技术正处于蓬勃发展时期，该技术在雷达、卫星通信、导引头、电子战及5G通信等领域中承担着越来越重要的角色。但随着相控阵天线阵元规模的扩大，如在上千个阵列单元的大规模有源相控阵天线控制领域，波束控制单元与T/R收发组件之间的控制接口数量成倍数增加,传统的基于SPI控制接口的有源相控阵天线阵列控制电路架构正面临着可靠性、成本、功耗、体积等多个维度的困难和挑战。

传统的有源相控阵天线工程实现中，波束控制单元与T/R组件之间通常采用多对点对点的SPI控制线来实现T/R组件的移相、衰减及开关电控制等功能。通常情况下，SPI控制线数量与T/R组件的通道数成倍数关系。比如一个8通道T/R组件所需的控制线数量多达10个，一个16通道的T/R组件的控制接口控制线数量则高达20个。因此，传统有源相控阵天线控制由于系统有很多的离散控制线，对于有上千个阵列单元的大规模有源相控阵天线更是如此。这就意味着大规模阵列波束控制单元的主控处理器(一般为FPGA)需要数量上千的低频I/O接口、更多片的FPGA器件、更复杂的接口配置电路、更多的DC/DC电源转换网络、更多的低频互联电缆、更强的电磁干扰因素。这些因素，会对有源相控阵天线阵列的可靠性、成本、功耗、体积、电磁兼容性等维度产生严峻挑战。

发明内容

本发明旨在提供一种基于LVDS串行总线的有源相控阵天线波束控制电路，以解决传统有源相控阵天线控制会对有源相控阵天线阵列的可靠性、成本、功耗、体积、电磁兼容性产生不利影响的问题。

本发明提供的一种基于LVDS串行总线的有源相控阵天线波束控制电路，包括：

设置在波束控制单元中的主控处理器FPGA以及集成在T/R组件中的LVDS串并转换电路和T/R通道控制电路；

所述主控处理器FPGA和T/R通道控制电路均与LVDS串并转换电路连接；所述T/R通道控制电路与T/R组件中的各个T/R通道连接。

进一步的，所述LVDS串并转换电路包括LVDS串行数据接收器、LVDS同步时钟接收器、解串器、输出锁存单元、时序控制单元、锁相环和电源控制单元；

LVDS串行数据接收器的输入端连接主控处理器FPGA的LVDS串行数据输出端；LVDS串行数据接收器的输出端依次经解串器和输出锁存单元连接各个T/R通道控制电路；

LVDS同步时钟接收器的输入端连接主控处理器FPGA的LVDS同步时钟输出端；LVDS同步时钟接收器的输出端经锁相环连接时序控制单元；时序控制单元连接解串器、输出锁存单元以及各个T/R通道控制电路的同步时钟接收端。

作为优选，主控处理器FPGA能够控制LVDS串行数据接收器的电源控制单元，使得LVDS串行数据接收器实现低功耗工作模式。

作为优选，主控处理器FPGA对输出锁存单元的驱动能力配置为24mA、12mA、8mA或4mA。

作为优选，所述主控处理器FPGA与LVDS串并转换电路采用LVDS串行总线连接。

进一步的，当有多个T/R组件时，采用对应数量的LVDS串并转换电路，每个LVDS串并转换电路连接一个T/R组件。