[发明专利]具有动态流水线纠错功能的装置及控制方法

说明书

本发明公开一种具有动态流水线纠错功能的装置及控制方法，包括并行执行的功能逻辑处理模块、数据检错纠错模块，还包括一组流水线寄存器以及一个旁路控制模块，流水线寄存器用于存储数据检错纠错模块输出的纠正后数据，旁路控制模块用于控制从未纠正数据以及流水线寄存器输出的纠正后数据中选择其中一路数据输出，其中当数据检错纠错模块发现可纠正错误时，控制失效当前错误事务以及控制选择输出流水线寄存器中纠正后数据，以使得功能逻辑处理模块使用纠正后数据进行处理。本发明具有结构简单、执行效率以及可靠性高、低延时且灵活性强等优点。

技术领域

本发明涉及集成电路芯片技术领域，尤其涉及一种具有动态流水线纠错功能的装置及控制方法。

背景技术

纠错是集成电路使用大规模存储体时必要的手段，对于芯片的功能正确与良率提升有至关重要的作用。纠错属于电路设计的功能部分，通过使用电路实现某种纠错编码算法的编码器和解码器，使用编码器得到带冗余码的编码后数据存入存储体，使用数据时再将读出的编码后数据送入解码器得到解码后信息，依据不同编码算法其信息含义会有差异。例如常使用的ECC椭圆加密算法会输出错误状态、是否可纠错以及纠正后的数据。

可纠错编码目的在于提高系统可靠性，但由于在处理器等高性能应用场景下，流水线电路的设计时钟频率较高，对事务响应延时要求严格，这使得在使用可纠错编码算法时通常需要按如下方式进行：在从数据体读出数据进入流水站后进行数据检错及纠错，将状态信息给到下一流水站或在本站直接使用纠正后的数据。上述处理方式是将解码与后续功能逻辑串行工作，这会导致占用一拍时钟周期或者挤占其他的功能逻辑的时序，而数据出错通常可看作是小概率事件，因而上述处理方式的实际执行效率较低。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、执行效率以及可靠性高、低延时且灵活性强的具有动态流水线纠错功能的装置及控制方法。

为解决上述技术问题，本发明提出的技术方案为：

一种具有动态流水线纠错功能的装置，包括并行执行的功能逻辑处理模块、数据检错纠错模块，功能逻辑处理模块用于对事务进行功能逻辑处理，所述数据检错纠错模块用于对数据进行检错以及纠错，并在发现可纠正错误时输出纠正后数据，还包括一组流水线寄存器以及一个旁路控制模块，所述流水线寄存器设置在所述数据检错纠错模块的输出端，以用于存储所述数据检错纠错模块输出的纠正后数据，所述旁路控制模块用于控制从未纠正数据以及所述流水线寄存器输出的纠正后数据中选择其中一路数据输出，其中当所述数据检错纠错模块发现可纠正错误时，控制失效当前错误事务以及选择输出所述流水线寄存器中纠正后数据，以使得所述功能逻辑处理模块使用纠正后数据进行处理。

进一步的，所述旁路控制模块包括相互连接的选择电路以及控制电路，所述选择电路分别接入未纠正数据以及所述流水线寄存器输出的纠正后数据，由所述控制电路根据所述数据检错纠错模块的检查结果产生控制信号，以控制所述选择电路选择输出一路数据。

进一步的，所述选择电路为二选一选择器，选择器的两个输入端分别与所述数据检错纠错模块的输入端、所述流水线寄存器的输出端连接，控制端与所述控制电路的输出端连接。

进一步的，处于正常状态时，所述功能逻辑处理模块使用纠正前数据进行处理，所述控制电路产生第一控制信号以控制选择电路选择输出未纠正数据，当数据检错纠错模块发现可纠正错误时，产生第二控制信号以控制选择输出所述流水线寄存器中数据给所述功能逻辑处理模块进行处理。

进一步的，所述旁路控制模块还用于当流水线出现一个空闲周期时，控制选择输出未纠正数据输出，使得流水线寄存器进入旁路状态，流水线重新工作在正常状态，以使得所述功能逻辑处理模块使用未纠正数据进行处理。

利用上述具有动态流水线纠错功能的装置的控制方法，步骤包括：