[发明专利]一种处理器在片内存储器和FPGA内核中运行程序的方法

权利要求书

1.一种处理器在片内存储器和FPGA内核中运行程序的方法，其特征在于，应用于SoCFPGA芯片，所述SoC FPGA芯片中包括处理器、存储器控制模块、片内存储器和FPGA内核，所述FPGA内核中包括嵌入式存储器模块EMB，所述方法包括：

所述存储器控制模块将所述处理器待运行的程序的信息写入所述片内存储器和所述EMB；

所述存储器控制模块根据所述处理器的访问地址访问所述片内存储器或者所述EMB，以从所述片内存储器或所述EMB读取所述访问地址对应的信息、或者将所述信息写入所述片内存储器或者所述EMB。

2.根据权利要求1所述的方法，其特征在于，在将所述处理器待运行的程序的信息写入所述片内存储器和所述EMB之前，所述方法还包括：

比较所述信息的容量和所述片内存储器的存储容量；

在所述信息的容量大于所述片内存储器的存储容量的情况下，调用FPGA内核中EMB模块扩充所需存储容量，确定将所述信息写入所述片内存储器和所述EMB。

3.根据权利要求1或2所述的方法，其特征在于，将所述信息写入所述片内存储器和所述EMB包括：

从所述SoC FPGA芯片的调试模块接收所述信息以及所述信息对应的访问地址、或者从调试设备的非易失性存储器的控制器接收所述信息以及所述信息对应的访问地址；

若所述访问地址介于所述片内存储器对应的地址范围，将所述信息写入所述片内存储器；

若所述访问地址介于所述EMB对应的地址范围，将所述信息写入所述EMB。

4.根据权利要求1-3任一项所述的方法，其特征在于，所述根据所述处理器的访问地址访问所述片内存储器或者所述EMB，包括：

接收所述处理器发送的所述访问地址；

若所述访问地址介于所述片内存储器对应的地址范围，从所述片内存储器读取所述信息；

若所述访问地址介于所述EMB对应的地址范围，从所述EMB读取所述信息。

5.根据权利要求1-3任一项所述的方法，其特征在于，所述根据所述处理器的访问地址访问所述片内存储器或者所述EMB，包括：

接收所述处理器发送的所述访问地址和所述信息；

若所述访问地址介于所述片内存储器对应的地址范围，将所述信息写入所述片内存储器；

若所述访问地址介于所述EMB对应的地址范围，将所述信息写入所述EMB。

6.根据权利要求1-5任一项所述的方法，其特征在于，所述存储器控制模块包括总线接口、片内存储器接口和EMB存储器接口；

所述总线接口与所述处理器连接，所述片内存储器接口与所述片内存储器连接，所述EMB存储器接口与所述EMB连接。

7.一种存储器控制模块，其特征在于，应用于SoC FPGA芯片，所述SoC FPGA芯片中包括处理器、片内存储器和FPGA内核，所述FPGA内核中包括嵌入式存储器模块EMB，所述存储器控制模块包括：

第一单元，用于将所述处理器运行的程序的信息写入所述片内存储器和所述EMB；

第二单元，用于根据所述处理器的访问地址访问所述片内存储器或者所述EMB，以从所述片内存储器或所述EMB读取所述访问地址对应的信息，或者，将所述信息写入所述片内存储器或者所述EMB。

8.一种SoC FPGA芯片，其特征在于，所述芯片中包括处理器、存储器控制模块、片内存储器和FPGA内核，所述FPGA内核中包括嵌入式存储器模块EMB，所述存储器控制模块与所述处理器、所述片内存储器和所述EMB连接，所述存储器控制模块用于执行权利要求1至5任一所述的方法。

9.根据权利要求8所述的芯片，其特征在于，所述存储器控制模块包括总线接口、片内存储器接口和EMB存储器接口；

所述总线接口与所述处理器连接，所述片内存储器接口与所述片内存储器连接，所述EMB存储器接口与所述EMB连接。

10.一种计算设备，其特征在于，所述计算设备包括：如权利要求8或9所述的SoC FPGA芯片。