[发明专利]基于忆阻器的乘法器

说明书

本申请涉及一种基于忆阻器的乘法器，包括1T1R阵列、乘数状态判断电路、N个开关模块和N个外围电路，在电路结构上基于已有的N bit加法器电路，增设了乘数状态判断电路计算中间变量，并在1T1R阵列中设计了第三1T1R子阵列，第三1T1R子阵列中包括4N个1T1R单元以及相邻两个1T1R单元之间的MOS管，构成移位操作电路，从而构建出N bit乘法器电路。设计的乘法器采用了组合式1T1R阵列，主体保留了1T1R阵列结构特点，集成难度远远低于分离式1T1R阵列或MAD结构等，达到了低时延、小面积且易于集成的技术效果。

技术领域

本发明属于微纳电子技术领域，具体涉及一种基于忆阻器的乘法器。

背景技术

在晶体管时代，冯诺依曼结构极大地推动了计算机系统性能发展。但是，目前对计算机系统效率、功耗等指标的要求越来越高，以易失器件为基础的冯诺依曼结构，由于存算分离的特点，面临的“存储墙”、“功耗墙”等瓶颈逐渐突出。这限制了计算机系统性能进一步发展。实现存储、计算一体化是解决这些问题的重要途径。忆阻器的阻值记忆效应与数字开关特性，使之既能实现逻辑运算又能存储计算结果，是最有潜力实现存算一体、突破冯诺依曼结构瓶颈的方法之一。

在基于忆阻器的存内运算中，逻辑运算是国内外研究的重点领域，已经涌现了诸多成果，目前，高效非易失乘法器的研究还处于探索阶段，有研究者提出了基于忆阻器辅助逻辑（Memristor-Aided LoGIC,MAGIC）的乘法器，但是较少的基础逻辑门种类，与同一个逻辑门的忆阻器必须处于同一行或同一列的要求，导致该种乘法器需要巨大的时延和面积开销。为了突破1T1R阵列结构的限制，也有研究者提出了分离式1T1R阵列和MAD结构等新型结构，其基于这些结构设计的乘法器具有较小的时延，然而这些结构的集成难度远大于传统的1T1R阵列，因此急需具备低时延、小面积且易于集成的非易失乘法器，为存内逻辑运算投入实用提供重要的基础。

发明内容

基于此，有必要针对上述技术问题，提供一种基于忆阻器的乘法器。

为了实现上述目的，本发明实施例采用以下技术方案：

一种基于忆阻器的乘法器，包括1T1R阵列、乘数状态判断电路、N个开关模块和N个外围电路；N为不小于2的正整数；

1T1R阵列包括依次设置的第一1T1R子阵列、第二1T1R子阵列、第三1T1R子阵列、第四1T1R子阵列、第五1T1R子阵列、第六1T1R子阵列和第七1T1R子阵列，第一1T1R子阵列、第二1T1R子阵列、第四1T1R子阵列、第五1T1R子阵列和第六1T1R子阵列均分别包括N个1T1R单元，第三1T1R子阵列包括彼此间隔设置的4N个1T1R单元和4N个MOS管，第七1T1R子阵列包括N+1个1T1R单元；

第四1T1R子阵列的各1T1R单元分别通过各开关模块连接第三1T1R子阵列中同一行的相应1T1R单元，第一1T1R子阵列的各1T1R单元分别通过各外围电路连接第七1T1R子阵列中下一行的相应1T1R单元，乘数状态判断电路的输入端连接第四1T1R子阵列中第一个1T1R单元的底部电极线，乘数状态判断电路的输出端连接第一1T1R子阵列的底部电极线，乘数状态判断电路的驱动端用于连接驱动电压，乘数状态判断电路用于计算中间变量；

第二1T1R子阵列的各1T1R单元分别连接第一1T1R子阵列和第三1T1R子阵列中同一行的相应1T1R单元，第五1T1R子阵列的各1T1R单元分别连接第四1T1R子阵列和第六1T1R子阵列中同一行的相应1T1R单元，第六1T1R子阵列的各1T1R单元分别连接第七1T1R子阵列中同一行的相应1T1R单元。